新一代 CXL VIP 和系統(tǒng) VIP 工具提供了更快的測試路徑,并符合最新標(biāo)準(zhǔn)的要求
中國上海,2022 年 8 月 10 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出業(yè)界首個針對 Compute Express Link(CXL)3.0 標(biāo)準(zhǔn)的驗(yàn)證 IP(VIP)和系統(tǒng)級 VIP(系統(tǒng) VIP),以加速新技術(shù)的采用。Cadence CXL 3.0 VIP與 Cadence PCI Express(PCIe)6.0 VIP 集成,提供了從 IP 到系統(tǒng)級芯片(SoC)的完整解決方案,助力用戶成功設(shè)計(jì)高性能數(shù)據(jù)中心應(yīng)用。
Cadence CXL VIP 采用了高性能的建模方式,使設(shè)計(jì)師能夠快速、全面地完成功能驗(yàn)證,同時(shí)減少工作量,更大程度確保設(shè)計(jì)按預(yù)期運(yùn)行。CXL VIP 采用了 Cadence TripleCheck 技術(shù),它提供了一套符合協(xié)議規(guī)范的驗(yàn)證計(jì)劃,并鏈接到全面的覆蓋率模型和強(qiáng)大的測試套件,以確保待測設(shè)計(jì)符合協(xié)議規(guī)范。
Cadence 系統(tǒng) VIP 解決方案也根據(jù)最新的CXL規(guī)范進(jìn)行了擴(kuò)展。該解決方案包括用于 CXL 的 System Traffic Library,可提供在軟件仿真和硬件仿真中無縫運(yùn)行的即用型 SoC 級測試,還包括用于從 CXL 到 DDR 的自動性能分析的 System Performance Analyzer,以及提供自動一致性和數(shù)據(jù)完整性檢查的 System Scoreboard。
“CXL 是一項(xiàng)正在快速發(fā)展的顛覆性技術(shù),早期采用者需要有能力驗(yàn)證并確保符合規(guī)范,以實(shí)現(xiàn)最快的 IP 驗(yàn)證收斂路徑,”Intel Corporation 技術(shù)倡議總監(jiān) Jim Pappas 說,“我們很高興看到 Cadence 為最新的標(biāo)準(zhǔn)(包括最新的 CXL 3.0 協(xié)議)提供了先進(jìn)的驗(yàn)證解決方案?!?/p>
“CXL 已經(jīng)成為超大規(guī)模、數(shù)據(jù)中心和云應(yīng)用的基礎(chǔ),隨著 CXL 3.0 規(guī)范的發(fā)布,需要使用能夠滿足最新要求的工具,確保早期采用者可以成功構(gòu)建和驗(yàn)證他們的系統(tǒng)級芯片,”Cadence 公司資深副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理 Paul Cunningham 表示,“Cadence CXL VIP 和系統(tǒng) VIP 用途廣泛,具有高度差異化,且經(jīng)過行業(yè)驗(yàn)證。Cadence 支持業(yè)界最新的規(guī)范并為 IP 和 SoC 層面提供率先上市的驗(yàn)證解決方案,助力客戶快速實(shí)現(xiàn)新標(biāo)準(zhǔn),如 CXL 3.0?!?/p>
全新 VIP 解決方案是更廣泛的 Cadence 驗(yàn)證全流程的一部分,其中包括 Palladium Z2 硬件仿真加速系統(tǒng)、Protium X2 原型驗(yàn)證系統(tǒng)、Xcelium 仿真平臺、Jasper 形式化驗(yàn)證平臺、Helium 虛擬和混合驗(yàn)證平臺、以及 vManager 驗(yàn)證管理平臺。Cadence 的驗(yàn)證全流程可提供最高的驗(yàn)證吞吐率,用最少的時(shí)間和金錢投入找到缺陷。VIP 解決方案和驗(yàn)證全流程工具支持公司的智能系統(tǒng)設(shè)計(jì)(Intelligent System Design)戰(zhàn)略,旨在實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。
-
soc
+關(guān)注
關(guān)注
38文章
4165瀏覽量
218269 -
Cadence
+關(guān)注
關(guān)注
65文章
921瀏覽量
142144 -
vip
+關(guān)注
關(guān)注
0文章
6瀏覽量
7586
原文標(biāo)題:Cadence 推出業(yè)界首個用于 CXL 3.0 的驗(yàn)證 IP 和系統(tǒng) VIP,加速超大規(guī)模系統(tǒng)級芯片設(shè)計(jì)
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論