0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 2022.1的新特性

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-03 17:00 ? 次閱讀

Vivado 2022.1已正式發(fā)布,今天我們就來看看其中的一個新特性?;?a target="_blank">機器學(xué)習(xí)的資源評估對于Vivado IP Catalog中的IP,在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評估的角度而言,信息是滯后的。Vivado 2022.1引入了基于機器學(xué)習(xí)的資源評估方法,在IP定制結(jié)束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項。

080f549a-e7a6-11ec-ba43-dac502259ad0.png

我們來看一個例子,打開FFT IP Core,填寫參數(shù),即可在Resources下看到具體的資源利用情況,如下圖所示。

08380138-e7a6-11ec-ba43-dac502259ad0.png

使用此方法,我們可以快速獲取IP的資源利用率,而不必等到對IP進行OOC綜合之后才能知道具體資源使用情況,這對于設(shè)計初期的資源評估很有意義。此外,此功能對于基于IPI(IP Integrator)的Block Design也是開放的。因此,對于BD中的IP也可以借助此功能快速獲取資源利用率。

原文標(biāo)題:基于機器學(xué)習(xí)的資源評估

文章出處:【微信公眾號:TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1708

    瀏覽量

    149554
  • 機器學(xué)習(xí)
    +關(guān)注

    關(guān)注

    66

    文章

    8418

    瀏覽量

    132646
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66539

原文標(biāo)題:基于機器學(xué)習(xí)的資源評估

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設(shè)計套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?956次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?372次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    vivado導(dǎo)入舊版本的項目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項目的時候,IP核被鎖,無法解開,請問該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項目使用版本:vivado 2018
    發(fā)表于 11-08 21:29

    使用Vivado通過AXI Quad SPI實現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?356次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實現(xiàn)XIP功能

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?336次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?769次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    淺談Vivado編譯時間

    隨著FPGA規(guī)模的增大,設(shè)計復(fù)雜度的增加,Vivado編譯時間成為一個不可回避的話題。尤其是一些基于SSI芯片的設(shè)計,如VU9P/VU13P/VU19P等,布局布線時間更是顯著增加。當(dāng)然,對于一些設(shè)計而言,十幾個小時是合理的。但我們依然試圖分析設(shè)計存在的問題以期縮短編譯時間。
    的頭像 發(fā)表于 09-18 10:43 ?946次閱讀
    淺談<b class='flag-5'>Vivado</b>編譯時間

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?902次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?1346次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(1)

    Vivado 使用Simulink設(shè)計FIR濾波器

    今天給大俠帶來Vivado經(jīng)典案例:使用Simulink設(shè)計FIR濾波器,話不多說,上貨。 FIR(Finite Impulse Response)濾波器:有限長單位沖激響應(yīng)濾波器,又稱為非遞歸
    發(fā)表于 04-17 17:29

    深入探索Vivado非工程模式FPGA設(shè)計流程

    在設(shè)計過程的每個階段,設(shè)計者均可以打開Vivado集成開發(fā)環(huán)境,對存儲器中保存的當(dāng)前設(shè)計進行分析和操作。
    發(fā)表于 04-03 09:36 ?1020次閱讀
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA設(shè)計流程

    使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計

    電子發(fā)燒友網(wǎng)站提供《使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計.pdf》資料免費下載
    發(fā)表于 01-26 17:49 ?0次下載
    使用P4和<b class='flag-5'>Vivado</b>工具簡化數(shù)據(jù)包處理設(shè)計

    如何禁止vivado自動生成 bufg

    Vivado中禁止自動生成BUFG(Buffered Clock Gate)可以通過以下步驟實現(xiàn)。 首先,讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器,用于緩沖輸入時鐘信號,使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?2188次閱讀

    Vivado時序問題分析

    有些時候在寫完代碼之后呢,Vivado時序報紅,Timing一欄有很多時序問題。
    的頭像 發(fā)表于 01-05 10:18 ?2166次閱讀

    Vivado 2023.2版本的新增功能

    Vivado在前一段時間更新了2023.2版本,經(jīng)過一段時間的使用這個版本還是很絲滑的,用起來挺舒服。
    的頭像 發(fā)表于 01-02 09:39 ?3300次閱讀
    <b class='flag-5'>Vivado</b> 2023.2版本的新增功能