引言
多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語(yǔ)音處理、頻譜分析、無(wú)線通信、雷達(dá)等領(lǐng)域。作為一項(xiàng)常用信號(hào)處理技術(shù),FPGA攻城獅有必要了解如何應(yīng)用該技術(shù),解決實(shí)際系統(tǒng)中的多速率信號(hào)處理問(wèn)題。
01什么是多速率信號(hào)處理
多速率信號(hào)處理,是指對(duì)同時(shí)存在兩個(gè)以上數(shù)據(jù)速率的系統(tǒng)進(jìn)行信號(hào)處理。在軟件無(wú)線電(SDR)中,多速率技術(shù)得到普遍應(yīng)用。在實(shí)際系統(tǒng)中,需要處理的數(shù)據(jù)量越來(lái)越大,并且對(duì)處理速度的要求越來(lái)越高,經(jīng)常是Gb/s級(jí)別。多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語(yǔ)音處理、頻譜分析、無(wú)線通信、雷達(dá)等領(lǐng)域。
一般情況下,多速率系統(tǒng)能夠比單速率系統(tǒng)更為有效地處理信號(hào),在多速率系統(tǒng)內(nèi)部各節(jié)點(diǎn),根據(jù)設(shè)計(jì)需要,進(jìn)行內(nèi)插和抽取,從而滿足AD/DA和基帶速率需求。
在工程中,中頻采樣技術(shù)使用廣泛,在中頻對(duì)模擬信號(hào)進(jìn)行數(shù)字化,依據(jù)的是帶通采樣定理。我們知道,對(duì)于低通模擬信號(hào)進(jìn)行抽樣,遵循奈奎斯特抽樣定理,也就是抽樣頻率fs需要大于等于模擬信號(hào)最高頻率fH的2倍,才能對(duì)數(shù)字化后的信號(hào)無(wú)失真恢復(fù)出原始信號(hào)。
學(xué)習(xí)過(guò)通信原理的同學(xué)都知道,通過(guò)調(diào)制解調(diào)技術(shù),我們可以實(shí)現(xiàn)頻譜搬移,并實(shí)現(xiàn)遠(yuǎn)距離通信。從基帶信號(hào)到射頻信號(hào),從理論上講,我們可以一步到位,直接將低頻的基帶信號(hào)調(diào)制到射頻,這樣的技術(shù)叫零中頻。零中頻結(jié)構(gòu)簡(jiǎn)單,有利于集成和降低成本,在終端獲得廣泛應(yīng)用。當(dāng)然零中頻存在兩個(gè)弱點(diǎn):直流偏置和閃爍噪聲。直流偏置因本振泄露導(dǎo)致,閃爍噪聲則與頻率有關(guān),頻率越高,閃爍噪聲越小,反之越大。
在早期的實(shí)際系統(tǒng)中,基帶信號(hào)經(jīng)過(guò)兩步走達(dá)到射頻:先將基帶調(diào)制到中頻,達(dá)到幾百M(fèi)Hz,然后再次調(diào)制,達(dá)到射頻,GHz級(jí)別。接收機(jī)則采用兩次降頻到基帶。這樣的結(jié)構(gòu)叫超外差結(jié)構(gòu),應(yīng)用廣泛。
再回到帶通采樣。對(duì)于帶通信號(hào),其頻譜位于某一頻率區(qū)間,其帶寬B=fH-fL,則此時(shí)的采樣率fs需滿足:
由于此時(shí)的采樣率已超過(guò)了奈奎斯特定義的最低采樣率,進(jìn)而被稱為過(guò)采樣。過(guò)采樣的好處是,可以將采樣過(guò)程中固有的量化噪聲均勻地分散在更大的帶寬上,從而降低有效信號(hào)帶寬上的噪聲功率。再通過(guò)數(shù)字濾波器對(duì)帶外噪聲進(jìn)行衰減,從而得到比臨界采樣信號(hào)更優(yōu)的信噪比。
ADC的采樣率過(guò)高,會(huì)給FPGA進(jìn)行數(shù)據(jù)處理帶來(lái)壓力。我們一方面希望利用過(guò)采樣的優(yōu)點(diǎn),另一方面,我們不希望FPGA處理過(guò)于復(fù)雜,于是通過(guò)降低數(shù)字信號(hào)采樣率來(lái)滿足基帶處理需求,這就是抽取。
實(shí)際上,抽取并不難理解,我們可以與生活中的抽樣調(diào)查聯(lián)系起來(lái)。樣本(數(shù)據(jù))過(guò)大,統(tǒng)計(jì)(處理)起來(lái)就復(fù)雜。比如,讓你去調(diào)查一下,成都的FPGAer的平均薪資。你可能會(huì)從招聘網(wǎng)站、朋友、同事等了解到相關(guān)信息,從而大概知道成都的FPGA平均薪資水平,當(dāng)然不可能去把每一個(gè)FPGAer都問(wèn)一遍,再做統(tǒng)計(jì),于是有了抽樣調(diào)查。
在利用FPGA進(jìn)行信號(hào)處理時(shí),抽取后的信號(hào),數(shù)據(jù)率相對(duì)較低,因而能夠有效降低系統(tǒng)對(duì)FPGA資源的占用。這就好比吃飯,你不能吃太快,送到嘴里先嚼幾下再咽下去,降低吞的頻率。
在一些系統(tǒng)中,則需要提高采樣率,即為內(nèi)插。將數(shù)字基帶信號(hào)搬移到目標(biāo)載頻后,通過(guò)內(nèi)插的方式得到更高的采樣率,從而驅(qū)動(dòng)高速DAC。為什么需要采樣率高的DAC呢?這是因?yàn)镈AC采樣率越高,其輸出端頻譜圖像之間的頻域分離度越高,這樣可以簡(jiǎn)化DAC后的模擬濾波器工作,提升信噪比。
以抽取和內(nèi)插為代表的多速率信號(hào)處理技術(shù)的典型應(yīng)用即為數(shù)字下變頻DDC(Digital Down Conversion)和數(shù)字上變頻DUC(Digital Up Conversion),這對(duì)于從事無(wú)線通信的同學(xué)來(lái)說(shuō),耳熟能詳。
02
多速率信號(hào)處理的核心
總結(jié)起來(lái),多速率信號(hào)處理,其目的在于改變?cè)?a target="_blank">數(shù)字信號(hào)的頻率,通過(guò)抽取實(shí)現(xiàn)降低采樣速率,通過(guò)內(nèi)插來(lái)實(shí)現(xiàn)提高采樣速率,但抽取或內(nèi)插的前提是,需要保證有用信號(hào)頻帶內(nèi)沒(méi)有頻譜混疊,繼而需要各種新式的濾波器來(lái)實(shí)現(xiàn)。
多速率信號(hào)處理的核心:抽取、內(nèi)插、低通濾波。實(shí)質(zhì)上不難看出,設(shè)計(jì)的難點(diǎn)在于濾波器。多速率濾波器實(shí)質(zhì)上是具有線性相位的FIR濾波器,通常濾波器需要工作在很高的速率上,因而需要考慮如何減少運(yùn)算量和運(yùn)算復(fù)雜度。
常用的多速率濾波器主要有:多速率FIR濾波器、積分梳狀(CIC)濾波器和半帶濾波器。
多速率FIR濾波器由于信號(hào)速率高,需要工作在很高的頻率上,大量的乘法器參與運(yùn)算會(huì)導(dǎo)致資源消耗多、功耗大等問(wèn)題,這對(duì)于FPGA片內(nèi)有限的資源來(lái)說(shuō),實(shí)際操作不太可取,因此實(shí)際使用較少。CIC濾波器和半帶濾波器結(jié)構(gòu)簡(jiǎn)單,實(shí)現(xiàn)方便,性能良好,在軟件無(wú)線電中得到廣泛使用。
特別是在DDC和DUC中,將不同的濾波器進(jìn)行組合實(shí)現(xiàn)需求。例如,在接收機(jī)中,采用CIC濾波器作為第一級(jí)濾波器,完成抽取和低通濾波;在第二級(jí)采用FIR實(shí)現(xiàn)的半帶濾波器,此時(shí)的工作頻率較低,濾波器參數(shù)得到優(yōu)化,可以用較低的階數(shù)實(shí)現(xiàn),節(jié)省資源和降低功耗。
對(duì)于無(wú)線通信,收、發(fā)兩端都存在多速率處理,這里我們將發(fā)射機(jī)的多速率處理叫做多速率發(fā)送處理器,相應(yīng)地,在接收端,叫做多速率接收處理器。
需要注意的是,如果我們只做基帶信號(hào)處理,可能你是不會(huì)去接觸如何設(shè)計(jì)濾波器,完成DDC或者DUC。同樣,在基帶處理中,因分工問(wèn)題,你可能無(wú)法一個(gè)人完成整個(gè)鏈路的設(shè)計(jì),但對(duì)于處于邊工作邊學(xué)習(xí)階段的我們,誰(shuí)甘愿一直做一個(gè)模塊,到時(shí)候只會(huì)一個(gè)功能部件設(shè)計(jì),其余的不會(huì),這會(huì)對(duì)職業(yè)生涯發(fā)展構(gòu)成威脅。
回到對(duì)多速率發(fā)送和接收處理器的討論中,看看其一般設(shè)計(jì)過(guò)程。
03多速率發(fā)送處理器設(shè)計(jì)
對(duì)于發(fā)射端來(lái)講,基帶信號(hào)需要經(jīng)過(guò)多速率發(fā)送處理器處理后,再進(jìn)行數(shù)/模轉(zhuǎn)換(DAC)。多速率發(fā)送處理器的一般結(jié)構(gòu),主要由四部分組裝成:可編程插值FIR濾波器(RCF)、兩個(gè)固定系數(shù)的FIR濾波器(FFIR)、高速的CIC插值濾波器以及數(shù)控頻率振蕩器(NCO)。
RCF完成對(duì)輸入信號(hào)的采樣,采樣倍數(shù)1~16,由于需要工作在高速時(shí)鐘下,其階數(shù)一般不會(huì)太高。FFIR對(duì)輸入信號(hào)進(jìn)行2倍采樣,如果FFIR的帶寬達(dá)到輸入采樣率的一半,則能夠有效抑制帶外信號(hào)的噪聲。CIC濾波器一般采用2~5階,完成對(duì)輸入信號(hào)1~32倍的采樣,其有效的線性相位沖激響應(yīng)是由其插值率決定。NCO主要完成兩件事:一是產(chǎn)生載波頻率,二是完成數(shù)據(jù)調(diào)制的復(fù)數(shù)乘法。NCO需要高比特?cái)?shù)的頻率調(diào)諧精度,并需要抑制幅度和相位抖動(dòng)來(lái)無(wú)雜散動(dòng)態(tài)范圍。
04多速率接收處理器設(shè)計(jì)
在無(wú)線通信中,多速率接收處理器在ADC之后工作,主要包含五部分:數(shù)控頻率振蕩器(NCO)、高速的CIC抽取濾波器、可編程抽取FIR半帶濾波器(FIR HB)、兩個(gè)固定系數(shù)的FIR濾波器(FFIR)、以及自動(dòng)增益控制模塊(AGC),其結(jié)構(gòu)如圖所示。
其中,NCO、CIC、FIR HB、FFIR的功能和實(shí)現(xiàn)與發(fā)送端類(lèi)似。AGC模塊主要自適應(yīng)地調(diào)整信號(hào)通道增益,確保不超出模擬信號(hào)的線性范圍,或保證數(shù)字信號(hào)不超出有效字長(zhǎng)的限制,從而保證信號(hào)在一個(gè)動(dòng)態(tài)范圍都能工作。
在工程中,我們需要關(guān)注以下設(shè)計(jì)要點(diǎn):
設(shè)計(jì)要點(diǎn)
抽?。合虏蓸悠?抗混疊濾波器設(shè)計(jì)
插值:抗鏡像濾波器+上采樣器設(shè)計(jì)
CIC濾波器設(shè)計(jì)
FIR半帶濾波器設(shè)計(jì)
多相分解技術(shù)
能寫(xiě)下這篇文章,是因?yàn)榻裉煊泻煤贸燥垺W鳛?0后的我,小時(shí)候一天吃一頓或者兩頓的日子,忍饑挨餓的日子,一去不復(fù)返了!
小時(shí)候,放學(xué)和周末,以及寒暑假,上坡割牛草、豬草,拾撿枯枝木柴,插秧打谷,種玉米,栽紅薯,種洋芋,洗衣,做飯,甚至學(xué)得編竹背簍的手藝。跋山涉水,從鄉(xiāng)下到縣城讀高中,再到外地讀大學(xué),讀研,在省城工作。這一切,都要感謝家人,感謝袁隆平爺爺,感謝所有遇見(jiàn)或未曾遇見(jiàn)的人。
審核編輯 :李倩
-
信號(hào)處理
+關(guān)注
關(guān)注
48文章
1029瀏覽量
103286 -
多速率
+關(guān)注
關(guān)注
0文章
3瀏覽量
6861
原文標(biāo)題:基于FPGA的多速率信號(hào)處理技術(shù)
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論