0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于Vitis HLS的加速圖像處理

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

1、unified2020.1
linux ubuntu18.04.2

推薦文檔鏈接:
https://xilinx.github.io/Vitis_Libraries/vision/2020.1/overview.html#hls...
https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Using-Vitis-Vision...
https://github.com/Xilinx/Vitis_Libraries
Vitis Vision庫(kù)是OpenCV和Vision功能的加速庫(kù),可在Vitis環(huán)境中使用,這些庫(kù)的L1目錄是示例設(shè)計(jì)。為了適應(yīng)各種用戶環(huán)境,從2020.1版本開(kāi)始,Xilinx不再使用Vivado / Vitis工具提供預(yù)安裝的OpenCV版本。盡管Vitis_hls編譯Vision庫(kù)不需要OpenCV,但是用戶測(cè)試驗(yàn)證使用時(shí)OpenCV。

2、linux下安裝opencv(opencv-3.4.12)
鏈接:https://opencv.org/releases/
sudo apt-get install build-essential
sudo apt-get install cmake git libgtk2.0-dev pkg-config libavcodec-dev libavformat-dev libswscale-dev libjpeg.dev libtiff4.dev
unzip opencv-3.4.12.zip
cd opencv-3.4.12
mkdir build
cd build
cmake -DCMAKE_BUILD_TYPE=Release -DOPENCV_GENERATE_PKGCONFIG=ON -DCMAKE_INSTALL_PREFIX=/usr/local …
make -j8
sudo make install

ldconfig -p |grep opencv
sudo ldconfig -v
qt中測(cè)試,報(bào)錯(cuò) failed to load module “canberra-gtk-module”
sudo apt-get install libcanberra-gtk-module

3、在vitis library中 每個(gè)類(lèi)別提供三種代碼
L1:最低級(jí)的代碼,旨在用高級(jí)綜合工具綜合后,可以在Vitis(邏輯)中實(shí)現(xiàn)這些功能,或?qū)⑵溆米餍翴P開(kāi)發(fā)的一部分。
L2:中間級(jí)可以在Vitis中實(shí)現(xiàn)功能(邏輯)。不太懂也不關(guān)心!
L3:最高級(jí)提供了由多個(gè)加速內(nèi)核創(chuàng)建的應(yīng)用程序。不太懂也不關(guān)心!

4、在linux系統(tǒng)中測(cè)試
(1)復(fù)制L1/examples中的sobelfilter
(2)將build文件復(fù)制到文件夾(xf_config_params.h)這個(gè)文件存放的是濾波器參數(shù)
(3)在data中輔助一個(gè)128x128的png圖像
(4)配置hls運(yùn)行前的環(huán)境

source /settings64.sh

export OPENCV_INCLUDE=

export OPENCV_LIB=

export LD_LIBRARY_PATH=$LD_LIBRARY_PATH:

(5)在此終端打開(kāi)vitis_hls
(6)新建hls工程
(7)添加源文件中所需的.cpp 和.h 并且在cflags中添加

-I
-std=c++0x(其他調(diào)用的.h文件的路徑,否則將頭文件復(fù)制到一個(gè)文件夾)

pYYBAGIMpwuAc9UmAADrfB2ykoA971.png

(8)在tb的cflags中添加

-I
-std=c++0x -I
(其他調(diào)用的.h文件的路徑,否則將頭文件復(fù)制到一個(gè)文件夾)

pYYBAGIMpw2AHjKZAAE0vQHNAl4672.png

(9)在連接器 (linker flags)中添加

-L
-lopencv_core -lopencv_imgcodecs -lopencv_imgproc

(10)在輸入(input arguments)中輸入圖片名稱(chēng)
(11)保存

5、點(diǎn)擊綜合

poYBAGIMpw-AITWhAAG1CG9beLU462.png

6、點(diǎn)擊仿真

pYYBAGIMpxCABtm7AAE9t5LS-G0135.png

7、實(shí)驗(yàn)現(xiàn)象

pYYBAGIMpxGAKJ3wAAFETYgmib0808.png

8、協(xié)同仿真

poYBAGIMpxOAJiuVAADPoO7VQFY638.png

9、信號(hào)太多,挑模塊的輸入輸出即可,否則除非內(nèi)存很大,不然會(huì)卡死。

輸入數(shù)據(jù)

pYYBAGIMpxSAB2wjAARKrLzrrEI915.png

輸出數(shù)據(jù)

poYBAGIMpxaAQzk5AARSoBV0EnU897.png
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 圖像處理
    +關(guān)注

    關(guān)注

    27

    文章

    1292

    瀏覽量

    56747
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    146

    瀏覽量

    7432
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    簡(jiǎn)單,單采用FPGA來(lái)實(shí)現(xiàn)直方圖的統(tǒng)計(jì)就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來(lái)進(jìn)行圖像加速處理。但這暫時(shí)不是我的重點(diǎn)。 用C語(yǔ)言實(shí)現(xiàn)直方圖統(tǒng)計(jì):u
    的頭像 發(fā)表于 12-24 10:24 ?96次閱讀
    基于FPGA實(shí)現(xiàn)<b class='flag-5'>圖像</b>直方圖設(shè)計(jì)

    助力AIoT應(yīng)用:在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    Darknet 上訓(xùn)練的截圖 四、 通過(guò) Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署到 FPGA,需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬件級(jí)描述。使用 Xilinx 的 Vitis HLS(高級(jí)綜合)可以將
    發(fā)表于 12-06 17:18

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?233次閱讀

    有沒(méi)有大佬知道NI vision 有沒(méi)有辦法通過(guò)gpu和cuda來(lái)加速圖像處理

    有沒(méi)有大佬知道NI vision 有沒(méi)有辦法通過(guò)gpu和cuda來(lái)加速圖像處理
    發(fā)表于 10-20 09:14

    圖像處理器是什么意思

    圖像處理器(Image Processor)是一種專(zhuān)門(mén)用于圖像處理和計(jì)算的硬件設(shè)備或芯片,它通過(guò)高速數(shù)據(jù)傳輸、圖像編解碼、濾波、變換等多種技
    的頭像 發(fā)表于 08-14 09:28 ?861次閱讀

    FPGA設(shè)計(jì)經(jīng)驗(yàn)之圖像處理

    今天和大俠簡(jiǎn)單聊一聊基于FPGA的圖像處理,之前也和各位大俠聊過(guò)相關(guān)的圖像處理,這里面也超鏈接了幾篇,具體如下: 圖像邊緣檢測(cè)算法體驗(yàn)步驟
    發(fā)表于 06-12 16:26

    AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?598次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計(jì)工具中的Libraries新功能介紹

    基于FPGA的實(shí)時(shí)邊緣檢測(cè)系統(tǒng)設(shè)計(jì),Sobel圖像邊緣檢測(cè),F(xiàn)PGA圖像處理

    算法 ,利用乒乓操作和 SDRAM 緩存圖像,可以實(shí)時(shí)提取視頻圖像的邊緣特征。文中對(duì)比了 MATLAB 和 FPGA 的處理效果,由于 FPGA 對(duì)算法采取了硬件加速,所以相較于 MA
    發(fā)表于 05-24 07:45

    在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺(jué)庫(kù)示例

    本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺(jué)庫(kù)的 Vitis HLS 組件的全過(guò)程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD
    的頭像 發(fā)表于 05-08 14:02 ?766次閱讀
    在Windows 10上創(chuàng)建并運(yùn)行AMD <b class='flag-5'>Vitis</b>?視覺(jué)庫(kù)示例

    FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案

    ThunderGP是基于HLS的開(kāi)源通用圖形處理框架,支持Vitis和SDAccel開(kāi)發(fā)環(huán)境,適用于U50、U200、U250和VCU1525等Xilinx Alveo平臺(tái)(官方開(kāi)發(fā)板)。
    發(fā)表于 03-26 12:16 ?500次閱讀
    FPGA版通用圖形<b class='flag-5'>處理</b>架構(gòu)創(chuàng)新解決方案

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎樣使用classic Vitis IDE,這章我們來(lái)說(shuō)一說(shuō)基于classic Vitis IDE的工程怎么樣更新到新版本的Vitis Unifie
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺(tái),新版平臺(tái)增加了Versal? AI 引擎 DSP 設(shè)計(jì)的增強(qiáng)功能,全新的獨(dú)立 Vitis 嵌入式軟件,最新 Vitis 統(tǒng)一
    發(fā)表于 03-24 16:15

    Vitis AI用戶指南

    電子發(fā)燒友網(wǎng)站提供《Vitis AI用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:51 ?1次下載
    <b class='flag-5'>Vitis</b> AI用戶指南

    Vivado HLS圖像傳感器FPN噪聲去除算法設(shè)計(jì)

    ,表現(xiàn)為明暗不均勻的條帶噪聲。同時(shí),為了滿足圖像傳感器的實(shí)時(shí)攝像要求,算法的處理延時(shí)要低[3]?;谝陨显颍驹O(shè)計(jì)提出一種適用于圖像傳感器的 FPN 噪聲去除算法,并在XilinxZynq平臺(tái)的 PL 端(FPGA)進(jìn)行設(shè)計(jì)與
    的頭像 發(fā)表于 01-02 11:10 ?1658次閱讀
    Vivado <b class='flag-5'>HLS</b>的<b class='flag-5'>圖像</b>傳感器FPN噪聲去除算法設(shè)計(jì)

    AMD-Xilinx的Vitis-HLS編譯指示小結(jié)

    內(nèi)的走線就會(huì)過(guò)長(zhǎng),這會(huì)導(dǎo)致時(shí)序違規(guī)。 以下行為可能阻止或限制 Vitis HLS 可在數(shù)據(jù)流模型內(nèi)執(zhí)行的重疊: 在數(shù)據(jù)流區(qū)域中間讀取函數(shù)輸入或?qū)懭牒瘮?shù)輸出。 單一生產(chǎn)者使用者違例。 任務(wù)的有條件執(zhí)行
    發(fā)表于 12-31 21:20