0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺GTX簡易使用教程(一)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:17 ? 次閱讀

理解GTX的必備姿勢,學起來!

一、什么是GTX?

GT :Gigabit Transceiver千兆比特收發(fā)器;

GTX :Xilinx 7系列FPGA的高速串行收發(fā)器,硬核

xilinx的7系列FPGA根據不同的器件類型,集成了GTP、GTX、GTH、GTZ四種串行高速收發(fā)器,可以支持多種協議如PCI Express,SATA,JESD204B等。

四種收發(fā)器主要區(qū)別是支持的線速率不同,下圖可以說明在7系列里面器件類型和支持的收發(fā)器類型以及最大的收發(fā)器數量。

Xilinx FPGA平臺GTX簡易使用教程(一)

如我們常用的芯片 : 7K325TFFG900-2 ,集成了16個GTX。

如下圖,我的測試工程使用了1個GTX,可使用16個。

另外,下面還可以看到Cell Types:GTXE2_COMMON與GTXE2_CHANNEL,這個先混個眼熟,后面會繼續(xù)談到。

Xilinx FPGA平臺GTX簡易使用教程(一)

二、Quad/Channel

我們先看一張GTX的結構圖:(以7K325T為例)

Xilinx FPGA平臺GTX簡易使用教程(一)

Quad:4個GTX位1組,稱為Quad,也就是圖中標記的大紅框。

從圖中可以看到,7K325T芯片共有4個Quad,也就是16個GTX。

我們繼續(xù)來看Quad的布局圖:

Xilinx FPGA平臺GTX簡易使用教程(一)

簡單總結下:

Quad:

包含4個Channel(每個channel包含一個GTX),1個QPLL,2個差分輸入參考時鐘;

QPLL :

也就是一個Quad共用的PLL,屬于GTXE2_COMMON;

Xilinx FPGA平臺GTX簡易使用教程(一)

Channel:每個channel就是一個GTX,包含一個CPLL和一對收發(fā)器;

CPLL : 每個Channel獨有的PLL,屬于GTXE2_CHANNEL;

注:

CPLL最高支持線速6.x G,而QPLL則可超過10G;在通道線速較大(超過6.xGbps)時,IP會自動使用QPLL。

GTXE2_COMMON、GTXE2_CHANNEL :是Xilinx的器件原語(primitive),原語是Xilinx針對其器件特征開發(fā)的一系列常用模塊的名字,用戶可以將其看成Xilinx公司為用戶提供的庫函數;原語類似最底層的描述方法,使用好處多多~

三、PMA與PCS

接上一節(jié),我們繼續(xù)看Channel的拓撲結構:

Xilinx FPGA平臺GTX簡易使用教程(一)

看圖說話,發(fā)送端(TX)和接收端(RX)功能獨立,均由PMA和PCS兩個子層組成。

PMA:(Physical Media Attachment,物理媒介適配層)

PCS:(Physical Coding Sublayer,物理編碼子層)

其中PMA子層包含高速串并轉換(PISO)、預/后加重、接收均衡、時鐘發(fā)生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩沖區(qū)、通道綁定和時鐘修正等電路。這么來說,PMA是最基本的單位,負責模擬部分,而PCS主要負責并行的數字電路處理,理論上來說PCS完全可以由邏輯設計完成;但是硬核專用電路實現肯定功能更強大更穩(wěn)定!

四、GTX收發(fā)處理流程

GTX發(fā)送端處理流程:首先用戶邏輯數據經過8B/10B編碼后,進入一個發(fā)送緩存區(qū)Phase Adjust FIFO,該緩沖區(qū)主要是PMA子層和PCS子層兩個時鐘域的時鐘隔離,解決兩者時鐘速率匹配和相位差異的問題,最后經過高速Serdes進行并串轉換(PISO parallel-in serial-out),有必要的話,可以進行預加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB設計時不慎將TXP和TXN差分引腳交叉連接,則可以通過極性控制來彌補這個設計錯誤。

Xilinx FPGA平臺GTX簡易使用教程(一)

接收端和發(fā)送端過程相反,相似點較多,這里就不贅述了,需要注意的是RX接收端的彈性緩沖區(qū)(RX Elastic Buffer),其具有時鐘糾正和通道綁定功能。

五、其他內容

介紹一些專用名詞和使用的技術。

1. PRBS :偽隨機序列碼,在一定程度的隨機數,使用PRBS這種偽隨機碼進行高速串行通道的測試,主要是測試誤碼率的情況。

2. ibert:GTX輔助IP核,集成式比特誤碼率測試儀,是Xilinx專門用于具有高速串行接口的 FPGA 芯片的調試和交互式配置工具。放一張測試眼圖吧:(1.25Gbps)

Xilinx FPGA平臺GTX簡易使用教程(一)

眼圖中顏色越藍的地方,BER 值越小,說明這個區(qū)域誤碼率越低,或者幾乎沒有誤碼率。顏色越紅,表示這個區(qū)域誤碼率越高。一般來講,這個眼圖的眼睛張的越開,說明數據傳輸信號越好。Link 的速度越低,對應的眼圖也會更好,Link 的速度越高,對應的眼圖會下降。

3. 8b/10b

8b/10b編碼主要是為了解決直流平衡。也就是0/1數量的平衡。

優(yōu)點:具備錯誤檢測;

缺點:效率不高,具有20%開銷;因此出現了64b/66b編碼。

K28.5 :8b/10b編碼中常用k28.5來做K碼,對應過來就是0xBC,主要用于接收數據對齊。

注:上述介紹均為簡單說明,可能不夠精確,有個概念就好。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21736

    瀏覽量

    603385
  • 收發(fā)器
    +關注

    關注

    10

    文章

    3428

    瀏覽量

    106002
  • Xilinx
    +關注

    關注

    71

    文章

    2167

    瀏覽量

    121410
收藏 人收藏

    評論

    相關推薦

    Verilog 測試平臺設計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設計的正確性和性能。以下是個詳細的Verilog測試平臺設計方法及Verilog
    的頭像 發(fā)表于 12-17 09:50 ?206次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南

    電子發(fā)燒友網站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南.pdf》資料免費下載
    發(fā)表于 12-10 15:31 ?2次下載

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】測試

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48

    將ADC32RF42 EVM與xilinx ZC706開發(fā)板直接相連,JESD204B時鐘無法建鏈成功,為什么?

    : Core_clk=100M---- 串接0歐電阻(LVDS):GTX_clk=100M---串接0.1uF電容(LVDS): SYSREF_FPGA=1.5625M-------- 串接0歐電阻(LVDS): SYSREF_ADC=1.5625M--------
    發(fā)表于 11-20 06:23

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發(fā)燒友網站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動指南

    Xilinx 7系列FPGA PCIe Gen3的應用接口及特性

    Xilinx7系列FPGA集成了新代PCI Express集成塊,支持8.0Gb/s數據速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應用接口及
    的頭像 發(fā)表于 11-05 15:45 ?841次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應用接口及特性

    如何申請xilinx IP核的license

    在使用FPGA的時候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?344次閱讀
    如何申請<b class='flag-5'>xilinx</b> IP核的license

    FPGA | Xilinx ISE14.7 LVDS應用

    今天給大俠帶來 Xilinx ISE14.7 LVDS應用,話不多說,上貨。 最近項目需要用到差分信號傳輸,于是看了FPGA上差分信號的使用。Xilinx
    發(fā)表于 06-13 16:28

    FPGA核心板 Xilinx Artix-7系列XC7A100T開發(fā)平臺,米爾FPGA工業(yè)開發(fā)板

    MYC-J7A100T核心板及開發(fā)板Xilinx Artix-7系列XC7A100T開發(fā)平臺,FPGA工業(yè)芯XC7A100T-2FGG484I具有高度的可編程性和靈活性;高速傳輸和處理,具有285個
    發(fā)表于 05-31 15:12 ?8次下載

    Xilinx 7系列FPGA功能特性介紹

    Xilinx7系列FPGA由四個FPGA系列組成,可滿足系列系統(tǒng)需求,從低成本、小尺寸、成本敏感的大容量應用到最苛刻的高性能應用的超高端連接帶寬、邏輯容量和信號處理能力。
    發(fā)表于 04-22 10:49 ?5442次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>功能特性介紹

    適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數據表

    電子發(fā)燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
    發(fā)表于 04-01 09:58 ?0次下載
    適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b>的可配置多軌PMU TPS650864數據表

    Xilinx fpga芯片系列有哪些

    Xilinx FPGA芯片擁有多個系列和型號,以滿足不同應用領域的需求。以下是些主要的Xilinx FPGA芯片系列及其特點。
    的頭像 發(fā)表于 03-14 16:24 ?3320次閱讀

    適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數據表

    電子發(fā)燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
    發(fā)表于 03-06 17:07 ?0次下載
    適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b> 的可配置多軌PMU TPS650864數據表

    AMD Xilinx 7系列FPGA的Multiboot多bit配置

    Multiboot是種在AMD Xilinx 7系列FPGA上實現雙鏡像(或多鏡像)切換的方案。它允許在FPGA中加載兩個不同的配置鏡像,并在需要時切換。
    的頭像 發(fā)表于 02-25 10:54 ?1273次閱讀
    AMD <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的Multiboot多bit配置

    FPGA設計高級技巧 Xilinx

    FPGA設計高級技巧 Xilinx
    發(fā)表于 01-08 22:15