如何根據(jù)Versal ACAP架構(gòu)的描述來(lái)使用XPE

對(duì)于任何一項(xiàng)設(shè)計(jì)，要想盡可能實(shí)現(xiàn)最低的功率包絡(luò)，都需要在設(shè)計(jì)周期早期準(zhǔn)確估算功耗。早期估算有助于選擇合適的器件、充分發(fā)揮架構(gòu)優(yōu)勢(shì)、更改設(shè)計(jì)拓?fù)洌约笆褂貌煌?IP 塊。在設(shè)計(jì)階段早期妥善權(quán)衡取舍，可以幫助用戶在滿足規(guī)格要求的同時(shí)，將自身產(chǎn)品更快速推向市場(chǎng)。

本文檔旨在介紹如何根據(jù) Versal ACAP 架構(gòu)的描述來(lái)使用 Xilinx Power Estimator （XPE）。

UG1275

賽靈思提供了 2 種類型的功耗估算工具：通常用于在設(shè)計(jì)實(shí)現(xiàn)之前進(jìn)行估算的 XPE，以及準(zhǔn)確性更高、適合在設(shè)計(jì)實(shí)現(xiàn)期間使用的 Vivado Report Power。二者都包含豐富的功能，能夠助力創(chuàng)建低功耗 ACAP 設(shè)計(jì)。

針對(duì)整個(gè)設(shè)計(jì)周期內(nèi)的各種功耗難題，賽靈思建議采用如下功耗方法論 （Power Methodology） 解決。

在工程的概念設(shè)計(jì)和架構(gòu)探索階段，利用有限的設(shè)計(jì)架構(gòu)詳情來(lái)評(píng)估功耗預(yù)算至關(guān)重要。XPE 可以解決大部分早期功耗估算難題。它通常適用于工程的預(yù)設(shè)計(jì)和預(yù)實(shí)現(xiàn)階段，有助于根據(jù)應(yīng)用的具體需求進(jìn)行架構(gòu)評(píng)估、器件選擇、選擇合適的電源組件，以及散熱管理解決方案。

XPE 能夠考量使用者進(jìn)行設(shè)計(jì)的資源使用情況、翻轉(zhuǎn)率、I/O 負(fù)載和其它各種因素。通過將這些因素與器件模型相結(jié)合，即可計(jì)算估算的配電功耗。

保證有效執(zhí)行功耗估算的設(shè)計(jì)注意事項(xiàng)

XPE 中的設(shè)計(jì)輸入分類為以下 3 個(gè)類別：

● 設(shè)計(jì)創(chuàng)建：設(shè)計(jì)創(chuàng)建表示手動(dòng)輸入功耗估算，隨后開始依次選擇正確的器件、散熱條件規(guī)格以及更重要的是，配置平臺(tái)管理控制器。完成設(shè)計(jì)配置后，使用“快速估算 （Quick Estimate）”和“IP 管理器 （IP Manager）”來(lái)創(chuàng)建設(shè)計(jì)，然后在各塊工作表上進(jìn)行優(yōu)化。

● 設(shè)計(jì)移植：設(shè)計(jì)移植首先需將上一代 XPE 設(shè)計(jì) （.xpe） 導(dǎo)入“匯總 （Summary）”工作表。導(dǎo)入流程僅檢索與 Versal架構(gòu)相關(guān)的數(shù)據(jù)，主要是可編程邏輯 （PL） 和處理器系統(tǒng) （PS） 配置。因此，它需要完成器件選擇和配置，以便完成設(shè)計(jì)創(chuàng)建，此外還需要通過 IP Manager 或者通過在塊工作表中手動(dòng)輸入來(lái)添加所需的新的塊。

● 設(shè)計(jì)分析：設(shè)計(jì)分析因 Vivado 中創(chuàng)建的 Versal ACAP 設(shè)計(jì)而異，通過將設(shè)計(jì)分析導(dǎo)入 XPE 即可進(jìn)行進(jìn)一步的分析或后處理。

使用處理器系統(tǒng)工作表

Versal ACAP 將功能豐富的 64 位雙核 Arm Cortex-A72 和雙核 Arm Cortex-R5F 處理器系統(tǒng) （PS）、賽靈思可編程邏輯 （PL） 架構(gòu)以及 AI 引擎 （AI Engine） 全都集成到單一器件內(nèi)。

低功耗域和全功耗域

處理器子系統(tǒng) （PS） 工作表分為 2 個(gè)域：低功耗域 （Low Power Domain） 和全功耗域 （Full Power Domain）。這些功耗域可開啟和關(guān)閉。以下圖例分別展示了低功耗域和全功耗域。

處理器和 PLL

Versal 架構(gòu)的 PS 為全功耗域集成了功能豐富的 64 位雙核 Arm Cortex-A72 （APU），并為低功耗域集成了雙核 ArmCortex-R5F （RPU） 處理器系統(tǒng) （PS）。在全功耗域中可使用 APU PLL 來(lái)為 Arm Cortex-A72 核、L2 高速緩存、FPD 互連結(jié)構(gòu)和 CCI 生成時(shí)鐘。在低功耗域中可使用 RPU PLL 來(lái)為 Arm Cortex-R5F 核、TCM、OCM 和 LPD 互連結(jié)構(gòu)生成時(shí)鐘。

注：使用 A72 時(shí)，必須啟用 L2 高速緩存，XPE 會(huì)自動(dòng)將其啟用并向 FPD 添加電源。

存儲(chǔ)器和 I/O 接口

Arm Cortex-A72 和 Cortex-R5F CPU 系統(tǒng)還包含片上 TCM、OCM 存儲(chǔ)器、L2 高速緩存和豐富的外設(shè)連接接口。

高速緩存一致性互連 （CCI）

所謂 CCI 表示將部分互連和一致性功能組合到一起的塊?！柏?fù)載 （Load）”字段值取決于應(yīng)用，范圍為 0% - 100%。此Load 值與“互連負(fù)載 （Load for Interconnect）”值相同。允許的最大頻率與對(duì)應(yīng)速度等級(jí)的 APU 頻率范圍相同。

責(zé)任編輯：haq