0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計(jì)CED示例

XILINX開發(fā)者社區(qū) ? 來源:AMD 開發(fā)者 ? 2024-05-10 09:39 ? 次閱讀

簡介

本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoCCPM PCIE PIO EP 設(shè)計(jì)”CED 示例。?

“AMD VersalAdaptive SoCCPM PCIE PIO EP 設(shè)計(jì)”支持您使用可以正常工作的既定設(shè)計(jì)來初始化您的系統(tǒng)開發(fā)板,以驗(yàn)證此開發(fā)板的連接與功能。

PCI Express 系統(tǒng)主機(jī) CPU 通常使用編程輸入/輸出 (PIO) 傳輸事務(wù)來訪問 PCI Express 邏輯中的存儲(chǔ)映射輸入/輸出 (MMIO) 位置和配置映射輸入/輸出 (CMIO) 位置。

Endpoints for PCI Express 可接受“Memory and I/O Write”傳輸事務(wù),并以“Completion with Data”傳輸事務(wù)來響應(yīng)“Memory and I/O Read”傳輸事務(wù)。

功能特性

AMD VersalAdaptive SoCPIO 設(shè)計(jì)的 CED 示例按“DWORD Aligned Mode”來配置。以下提供了您可利用設(shè)計(jì)示例來實(shí)踐的部分功能特性:

此設(shè)計(jì)在 AMD Versal Adaptive SoC器件塊 RAM 內(nèi)實(shí)現(xiàn)一個(gè)目標(biāo)空間。

此目標(biāo)空間可通過存儲(chǔ)器寫 32 TLP 和存儲(chǔ)器讀 32 TLP 來訪問。

對(duì)于來自核的有效的存儲(chǔ)器讀 32 TLP 請(qǐng)求,PIO 會(huì)生成完成包(大小即有效載荷的大?。┮宰鳛轫憫?yīng)。

PIO 設(shè)計(jì)會(huì)通過將有效載荷更新到 AMDVersal Adaptive SoC器件中的塊 RAM 空間的目標(biāo)地址內(nèi)來處理 1DW/2DW 存儲(chǔ)器寫或 I/O 寫 TLP。

雖然此鏈接指向 PL PCIE IP 核設(shè)計(jì)示例,但 AMD Versal Adaptive SoCPIO 設(shè)計(jì)的 CED 示例同樣基于此設(shè)計(jì)示例,因此該鏈接中提供的詳細(xì)信息同樣適用于 CPM PIO 設(shè)計(jì)。

設(shè)計(jì)生成

在 AMD Vivado Design Tool 中,轉(zhuǎn)至“File -> Project -> Open Example”。

68ab872a-0e09-11ef-a297-92fbcf53809c.png

這樣即可看到如下可用示例列表。選中“AMD Versal Adaptive SoCCPM PCIE PIO EP Design”,然后單擊“Next”。

68b6b956-0e09-11ef-a297-92fbcf53809c.png

所提供的設(shè)計(jì)示例支持 VCK190 評(píng)估板和 VCK120 評(píng)估板。對(duì)于其他開發(fā)板,為其中任一開發(fā)板生成的設(shè)計(jì)示例均可作為參考用于為所需開發(fā)板進(jìn)行設(shè)計(jì)轉(zhuǎn)換。

68bb79f0-0e09-11ef-a297-92fbcf53809c.png

根據(jù)所選開發(fā)板,將自動(dòng)選擇“Preset”,針對(duì) VCK190 將選中 CPM4,針對(duì) VPK120 則選中 CPM5。

68c3e63a-0e09-11ef-a297-92fbcf53809c.png

復(fù)查工程匯總信息,確認(rèn)所選部件和產(chǎn)品系列正確。

68c7cc00-0e09-11ef-a297-92fbcf53809c.png

CPM 配置

生成的默認(rèn) AMD Versal Adaptive SoCCPM PCIE PIO EP 設(shè)計(jì)配置如下:

Gen4x8。

DWORD 對(duì)齊。

啟用 AXI Stream 512 位 RC 4TLP 跨接。

禁用 AXI Stream CQ/CC 跨幀。

啟用通道翻轉(zhuǎn)。

使用 PCIE 控制器 0。

針對(duì)所選開發(fā)板和控制器將復(fù)位配置到 PMC_MIO 38。

68d2333e-0e09-11ef-a297-92fbcf53809c.png68d61aa8-0e09-11ef-a297-92fbcf53809c.png68e1c5a6-0e09-11ef-a297-92fbcf53809c.png

PS PMC 配置

68ecba56-0e09-11ef-a297-92fbcf53809c.png68f523e4-0e09-11ef-a297-92fbcf53809c.png

設(shè)計(jì)示例模塊框圖

以下是生成的 CIPS 的最終模塊框圖。I/O 和復(fù)位約束均由設(shè)計(jì)示例基于所選開發(fā)板來進(jìn)行分配。

6912f752-0e09-11ef-a297-92fbcf53809c.png

以下板級(jí)原理圖設(shè)計(jì)顯示了由 CPM 與 PIO 應(yīng)用在后端組成的整體設(shè)計(jì)示例。

6917a356-0e09-11ef-a297-92fbcf53809c.png

設(shè)計(jì)示例源文件

pcie_app_versal_i是設(shè)計(jì)示例模塊,負(fù)責(zé)處理傳入的“Memory Read”和“Memory Write”,并以“Completion”包來響應(yīng)。

6936242a-0e09-11ef-a297-92fbcf53809c.png

下表顯示了 PIO 示例設(shè)計(jì)的文件結(jié)構(gòu)。

文件 描述
PIO.v 頂層設(shè)計(jì)封裝
PIO_INTR_CTRL.v PIO 中斷控制器
PIO_EP.v PIO 應(yīng)用模塊
PIO_TO_CTRL.v PIO 關(guān)閉控制器模塊
PIO_RX_ENGINE.v 32 位接收引擎
PIO_TX_ENGINE.v 32 位發(fā)射引擎
PIO_EP_MEM_ACCESS.v 端點(diǎn)存儲(chǔ)器訪問模塊
PIO_EP_MEM.v 端點(diǎn)存儲(chǔ)器
PIO_EP_XPM_SDRAM_WRAP.v 采用 Dword 對(duì)齊模式的端點(diǎn)存儲(chǔ)器



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制器
    +關(guān)注

    關(guān)注

    113

    文章

    16580

    瀏覽量

    180464
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7557

    瀏覽量

    164951
  • SoC設(shè)計(jì)
    +關(guān)注

    關(guān)注

    1

    文章

    149

    瀏覽量

    18890

原文標(biāo)題:開發(fā)者分享|AMD Versal? Adaptive SoC CPM PCIE PIO EP 設(shè)計(jì) CED 示例

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進(jìn)一步講解如何來建立CIPS IP核示例工程。
    的頭像 發(fā)表于 12-05 13:34 ?812次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>系列CIPS IP核建立<b class='flag-5'>示例</b>工程

    NoC DDRMC LPDDR4上運(yùn)行AMD Versal? Adaptive SoC DCMAC設(shè)計(jì)示例

    注釋:默認(rèn) DCMAC 設(shè)計(jì)示例不包含 NoC DDRMC
    的頭像 發(fā)表于 04-24 09:44 ?952次閱讀
    NoC DDRMC LPDDR4上運(yùn)行<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> DCMAC設(shè)計(jì)<b class='flag-5'>示例</b>

    AMD Versal SoC刷新邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    宣布擴(kuò)展 AMD Versal? 自適應(yīng)片上系統(tǒng)( SoC )產(chǎn)品組合,推出全新第二代 Versal AI Edge 系列和第二代 Versal
    的頭像 發(fā)表于 04-11 09:06 ?3933次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>SoC</b>刷新邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    Spartan6 PCIe PIO示例無法使用lspci查看卡

    設(shè)計(jì)方式與Avnet Spartan-6 LX16評(píng)估套件(PCIe x4通道非常相似,而示例設(shè)計(jì)僅限于1個(gè)通道)。我是否誤解了PCIe核心和PIO
    發(fā)表于 04-15 07:32

    使用QEMU啟動(dòng)Versal VCK190

    本篇博文涵蓋了有關(guān)使用 PetaLinux 命令行來對(duì) Versal Adaptive SoC 的 PetaLinux BSP 運(yùn)行 QEMU 的信息,并演示了 QEMU 支持的部分網(wǎng)絡(luò)選項(xiàng)。
    的頭像 發(fā)表于 04-20 10:40 ?800次閱讀

    Versal CPM AXI Bridge模式的地址轉(zhuǎn)換

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的頭像 發(fā)表于 05-10 09:47 ?1933次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>CPM</b> AXI Bridge模式的地址轉(zhuǎn)換

    用于PCI Express v2.1的Versal ACAP CPM模式產(chǎn)品指南

    電子發(fā)燒友網(wǎng)站提供《用于PCI Express v2.1的Versal ACAP CPM模式產(chǎn)品指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 11:44 ?0次下載
    用于PCI Express v2.1的<b class='flag-5'>Versal</b> ACAP <b class='flag-5'>CPM</b>模式產(chǎn)品指南

    AMD Versal SoC全新升級(jí)邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    宣布擴(kuò)展 AMD Versal? 自適應(yīng)片上系統(tǒng)( SoC?)產(chǎn)品組合,推出全新第二代 Versal?AI Edge?系列和第二代 Versal
    的頭像 發(fā)表于 04-09 21:32 ?1241次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>SoC</b>全新升級(jí)邊緣AI性能,單芯片方案驅(qū)動(dòng)嵌入式系統(tǒng)

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實(shí)現(xiàn)最多3倍的性能提升,同時(shí),新款集成Arm CPU的高
    的頭像 發(fā)表于 04-11 16:07 ?961次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    本文將從硬件設(shè)計(jì)和驅(qū)動(dòng)使用兩個(gè)方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計(jì)和啟動(dòng)流程。
    的頭像 發(fā)表于 09-18 10:07 ?859次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b> <b class='flag-5'>CPM</b>5 QDMA的Tandem <b class='flag-5'>PCIe</b>啟動(dòng)流程介紹

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達(dá)克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng) SoC 平臺(tái)旨在
    的頭像 發(fā)表于 11-13 09:27 ?554次閱讀

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大
    的頭像 發(fā)表于 11-22 13:54 ?570次閱讀

    如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

    在功耗敏感的系統(tǒng)里,我們通常會(huì)在系統(tǒng)空閑的時(shí)候?qū)⑾到y(tǒng)休眠,然后可以通過一些外設(shè)的輸入來喚醒系統(tǒng),比如 Uart、USB 和 GPIO。AMD Versal?Adaptive SoC
    的頭像 發(fā)表于 12-17 10:07 ?409次閱讀
    如何通過PMC_GPIO喚醒<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> Linux系統(tǒng)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flo
    的頭像 發(fā)表于 01-17 10:09 ?290次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請(qǐng)注意,Advance
    的頭像 發(fā)表于 01-23 09:33 ?277次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)