簡(jiǎn)述如何利用Virtex-5 LXT應(yīng)對(duì)串行背板接口設(shè)計(jì)挑戰(zhàn)

采用串行技術(shù)進(jìn)行高端系統(tǒng)設(shè)計(jì)已占很大比例。如圖1所示，在《EE Times》雜志最近開(kāi)展的一次問(wèn)卷調(diào)查中，有92%的受訪(fǎng)者表示，2006年已開(kāi)始設(shè)計(jì)串行I/O系統(tǒng)，而在2005年從事串行設(shè)計(jì)的僅占64%。

串行技術(shù)在背板應(yīng)用中的盛行，大大促進(jìn)了這一比例的提高。隨著對(duì)系統(tǒng)吞吐量的要求日益提高，陳舊的并行背板技術(shù)已經(jīng)被帶寬更高、信號(hào)完整性更好、電磁輻射 （EMI） 和功耗更低、PCB設(shè)計(jì)更為簡(jiǎn)單的基于SerDes技術(shù)的背板子系統(tǒng)所代替。

諸如XAUI和千兆位以太網(wǎng) （GbE） 等有助于簡(jiǎn)化設(shè)計(jì)、實(shí)現(xiàn)互通性的標(biāo)準(zhǔn)串行協(xié)議的問(wèn)世，進(jìn)一步推動(dòng)了串行技術(shù)在高端系統(tǒng)中的應(yīng)用。此外，PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì) （PICMG） 制定的AdvancedTCA和MicroTCA等串行背板規(guī)格標(biāo)準(zhǔn)，也對(duì)串行技術(shù)的快速普及起到了重要作用。串行背板技術(shù)具有極大的優(yōu)越性，不但被廣泛用于通信系統(tǒng)、計(jì)算機(jī)系統(tǒng)、存儲(chǔ)系統(tǒng)，還被應(yīng)用到電視廣播系統(tǒng)、醫(yī)療系統(tǒng)、防御系統(tǒng)和工業(yè)/測(cè)試系統(tǒng)等。

圖1 設(shè)計(jì)串行I/O系統(tǒng)的工程師的比例

設(shè)計(jì)“頑癥”

盡管串行技術(shù)的應(yīng)用已日益普遍，但許多設(shè)計(jì)挑戰(zhàn)依然橫亙?cè)谠O(shè)計(jì)人員面前。背板子系統(tǒng)是整個(gè)系統(tǒng)的“心臟”，它必須能夠在板卡間提供可靠的信號(hào)傳輸。因此，在背板設(shè)計(jì)中，確保很高的信號(hào)完整性 （SI） 是首要任務(wù)。

另外，采用能夠以極低的誤碼率驅(qū)動(dòng)背板的、基于SerDes技術(shù)的適當(dāng)芯片集成電路 （IC） 也至關(guān)重要。在設(shè)計(jì)人員重復(fù)利用舊背板上的早期元件和設(shè)計(jì)規(guī)則的“早期系統(tǒng)升級(jí)”應(yīng)用中，利用芯片元件來(lái)改善SI尤為重要。

開(kāi)發(fā)串行背板協(xié)議和交換接口也是設(shè)計(jì)人員面臨的一個(gè)挑戰(zhàn)。大多數(shù)背板設(shè)計(jì)都利用了采用專(zhuān)有協(xié)議的早期專(zhuān)用集成電路 （ASIC） ，甚至一些比較新的背板設(shè)計(jì)也要求采用專(zhuān)有背板協(xié)議。因此，芯片解決方案必須十分靈活，能夠支持必要的定制化。雖然ASIC可以實(shí)現(xiàn)這一點(diǎn)，但是，ASIC通常成本高，而且存在風(fēng)險(xiǎn)，這是由于產(chǎn)品需求量/銷(xiāo)量不確定，可能產(chǎn)生設(shè)計(jì)缺陷，以及技術(shù)規(guī)格的更改等。

近來(lái)，基于現(xiàn)有標(biāo)準(zhǔn)的模塊化交換架構(gòu)逐漸成為熱點(diǎn)技術(shù)。這種技術(shù)有助于縮短開(kāi)發(fā)周期，但所采用的芯片解決方案必須支持標(biāo)準(zhǔn)協(xié)議，并且允許靈活地對(duì)最終產(chǎn)品進(jìn)行獨(dú)具特色的定制。

當(dāng)然，還有成本、功耗和上市時(shí)間等不可回避的挑戰(zhàn)。為了應(yīng)對(duì)串行背板設(shè)計(jì)中的這一系列挑戰(zhàn)，Xilinx推出了Virtex?-5 LXT FPGA平臺(tái)和IP解決方案。

Xilinx串行背板解決方案

面向串行背板應(yīng)用的Xilinx? Virtex-5 LXT FPGA的關(guān)鍵技術(shù)是嵌入式RocketIO? GTP低功耗串行收發(fā)器。最大的Virtex-5 LXT FPGA中最高可包含24個(gè)串行收發(fā)器；每個(gè)串行收發(fā)器的運(yùn)行速率范圍均為100 Mbps至3.2 Gbps。結(jié)合可編程架構(gòu)，該FPGA能夠以高達(dá)3.2 Gbps的速率，支持幾乎所有的串行協(xié)議，不論是專(zhuān)有協(xié)議，還是標(biāo)準(zhǔn)協(xié)議。

對(duì)串行背板應(yīng)用而言，更重要的是內(nèi)置信號(hào)調(diào)節(jié)特性，包括傳輸預(yù)加重和接收均衡技術(shù)。這些特性可以實(shí)現(xiàn)速率高達(dá)數(shù)千兆比特的遠(yuǎn)距離（通?？蛇_(dá)40英寸或更遠(yuǎn)）信號(hào)傳輸。這兩種均衡方法都是通過(guò)增強(qiáng)高頻信號(hào)分量和衰減低頻信號(hào)分量，來(lái)最大限度地降低符號(hào)間干擾 （ISI） 的影響。區(qū)別在于，預(yù)加重是對(duì)線(xiàn)路驅(qū)動(dòng)器輸出的發(fā)射信號(hào)執(zhí)行的，而接收均衡則是對(duì)傳入IC封裝的接收信號(hào)執(zhí)行的。預(yù)加重和均衡特性均可編程為不同狀態(tài)，以實(shí)現(xiàn)最優(yōu)信號(hào)補(bǔ)償。

除了信號(hào)調(diào)節(jié)特性，這些串行接收器還具備其他對(duì)背板有用的特性，如可編程輸出擺幅 – 可以實(shí)現(xiàn)與多種其他基于電流型邏輯電路 （CML） 的器件連接；和內(nèi)置交流耦合電容器 - 可簡(jiǎn)化傳輸線(xiàn)路設(shè)計(jì)、降低ISI。

IP核

大多數(shù)串行背板應(yīng)用依然采用專(zhuān)有協(xié)議。然而，最近的一些新設(shè)計(jì)已開(kāi)始采用XAUI和GbE等標(biāo)準(zhǔn)化協(xié)議。這主要是因?yàn)椋阂环矫孢@些標(biāo)準(zhǔn)日益成熟，另一方面基于這些協(xié)議的交換架構(gòu)ASSP （專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品） 也不斷涌現(xiàn)。利用ASSP實(shí)現(xiàn)交換應(yīng)用可以大大縮短開(kāi)發(fā)周期，但是，設(shè)計(jì)人員發(fā)現(xiàn)，必須通過(guò)提供增值功能 （主要是在線(xiàn)卡上） ，來(lái)實(shí)現(xiàn)產(chǎn)品差異化。

由于這些串行收發(fā)器是專(zhuān)為支持大多數(shù)串行背板標(biāo)準(zhǔn)協(xié)議而設(shè)計(jì)的，因此FPGA是進(jìn)行定制的理想平臺(tái)。這個(gè)芯片器件集串行收發(fā)器、用于支持兼容標(biāo)準(zhǔn)的設(shè)計(jì)和各種增值功能的內(nèi)部資源于一身。

為了幫助縮短設(shè)計(jì)周期，Xilinx推出了面向XAUI、GbE、SRIO和PCIe等主要串行I/O接口標(biāo)準(zhǔn)的模塊化IP核。為了確?；ネㄐ裕@些IP核經(jīng)過(guò)了一系列兼容性測(cè)試和獨(dú)立的第三方驗(yàn)證。為了簡(jiǎn)化“輕量級(jí)”串行協(xié)議設(shè)計(jì)， Xilinx還推出了Aurora協(xié)議 - 特別適用于要求最大限度地降低開(kāi)銷(xiāo)、優(yōu)化芯片資源利用率的比較簡(jiǎn)單的設(shè)計(jì)。

表1 適用于串行背板的Xilinx IP解決方案

由于以太網(wǎng)和PCIe技術(shù)的應(yīng)用范圍越來(lái)越廣，Virtex-5 LXT FPGA也實(shí)現(xiàn)了嵌入式三態(tài)以太網(wǎng)MAC和PCIe端點(diǎn)模塊。這些特性能夠幫助那些需要在控制板應(yīng)用中實(shí)現(xiàn)接口的客戶(hù)節(jié)省大量FPGA資源。

除了串行和并行接口IP核，Xilinx還提供了更加完善的IP解決方案，以進(jìn)一步縮短產(chǎn)品開(kāi)發(fā)周期和上市時(shí)間。包括用于優(yōu)化背板流量的流量管理器和允許板卡之間實(shí)現(xiàn)“多對(duì)多”連接功能的網(wǎng)格架構(gòu)參考設(shè)計(jì)。此外，ChipScope? Pro串行I/O工具套件可以幫助設(shè)計(jì)人員快速設(shè)置和調(diào)試串行收發(fā)器，以及進(jìn)行BERT測(cè)試。表1概括性地列出了Xilinx提供的適用于串行背板的IP解決方案。

應(yīng)用示例

下面，舉例說(shuō)明如何集成所有這些解決方案元件，打造一個(gè)適用于星形系統(tǒng)和網(wǎng)格系統(tǒng)的完善的串行背板結(jié)構(gòu)接口FPGA。

星形背板拓?fù)鋺?yīng)用

星形背板拓?fù)涫纸?jīng)濟(jì)，尤其是在包含大量板卡的系統(tǒng)中，因此，高端基礎(chǔ)設(shè)備往往采用星形拓?fù)?。圖2所示為實(shí)現(xiàn)了基于FPGA的星形架構(gòu)接口的10 GbE線(xiàn)卡示例。該FPGA例化了一個(gè)XAUI LogiCORE? IP核，并利用4個(gè)串行收發(fā)器連接至16通道XAUI交換架構(gòu)卡。此外，該FPGA還具備一個(gè)LogiCORE SPI-4.2核，以連接至10 Gbps網(wǎng)絡(luò)處理單元。

圖2 10 GbE線(xiàn)卡中的星形架構(gòu)I/F FPGA

在串行接口和并行接口之間的是流量管理器IP解決方案，它負(fù)責(zé)對(duì)傳入和傳出業(yè)務(wù)執(zhí)行服務(wù)質(zhì)量 （QoS） 相關(guān)功能。存儲(chǔ)器控制器負(fù)責(zé)控制主要用作數(shù)據(jù)包緩沖器的外部存儲(chǔ)器。這種架構(gòu)的優(yōu)越性包括：提高了SerDes和邏輯電路功能的集成度、借助IP解決方案加快了產(chǎn)品上市時(shí)間、同時(shí)實(shí)現(xiàn)客戶(hù)特定系統(tǒng)技術(shù)規(guī)范。還可提供穩(wěn)定的SI和很低的SerDes功耗 （總功耗僅為400 mW左右） 等。客戶(hù)可以在低成本/低速度等級(jí)的XC5VLX50T器件上實(shí)現(xiàn)這一切。

網(wǎng)格架構(gòu)

雖然大多數(shù)系統(tǒng)都采用星形拓?fù)?，但一些小系統(tǒng)則需要采用網(wǎng)狀拓?fù)?。例如，圖3所示的5插槽IP DSL接入多路復(fù)用器需要在4個(gè)24端口VDSL線(xiàn)卡和一個(gè)連接至城域以太網(wǎng)的10 GbE回程卡之間實(shí)現(xiàn)完全連接。每片板卡都利用1個(gè)Virtex-5 LXT器件和4個(gè)嵌入式串行收發(fā)器來(lái)實(shí)現(xiàn)4個(gè)獨(dú)立的網(wǎng)格架構(gòu)物理層通道。這4個(gè)鏈路層基于Aurora協(xié)議，以3 Gbps左右的速率傳輸2.4 Gbps有效負(fù)載和編碼之類(lèi)的其它開(kāi)銷(xiāo)。

圖3 VDSL線(xiàn)卡中的網(wǎng)格架構(gòu)I/F FPGA

Trunk卡和線(xiàn)卡分別采用了SPI-4.2和SPI-3 LogiCORE IP核，為網(wǎng)絡(luò)處理器提供了連接功能。網(wǎng)格架構(gòu)參考設(shè)計(jì)和流量管理器解決方案為所有線(xiàn)卡提供了分布式交換和QoS功能。

線(xiàn)卡邏輯接口可以輕松地裝入到XC5VLX30T器件上，而trunk卡接口架構(gòu)則可裝入到XC5VLX50T器件上。與星形系統(tǒng)示例類(lèi)似，利用Virtex-5 LXT解決方案，可以提高集成度、縮短上市時(shí)間、優(yōu)化系統(tǒng)特性、降低功耗和成本等。

結(jié)論

如今，串行背板技術(shù)已成為主流技術(shù)。隨著帶寬要求的與日俱增，將有越來(lái)越多的應(yīng)用采用串行背板技術(shù)。同時(shí)，背板子系統(tǒng)對(duì)速率和協(xié)議的要求必然會(huì)越來(lái)越高，設(shè)計(jì)人員將面臨層出不窮的新挑戰(zhàn)。

然而，有了Xilinx Virtex-5 LXT FPGA和面向串行背板的現(xiàn)有 IP 解決方案，系統(tǒng)架構(gòu)設(shè)計(jì)人員可以在升級(jí)早期系統(tǒng)和設(shè)計(jì)新的背板之間進(jìn)行選擇。具有嵌入式SerDes的Virtex-5 LXT FPGA擁有旨在改善 SI 的關(guān)鍵特性，和實(shí)現(xiàn)高度可靠、面積與成本優(yōu)化的設(shè)計(jì)所需的高度集成。

此外，Xilinx現(xiàn)有的IP解決方案有助于客戶(hù)縮短產(chǎn)品開(kāi)發(fā)周期、加快產(chǎn)品上市。有了功能強(qiáng)大的芯片元件與IP核的雙劍合璧，Virtex-5解決方案堪稱(chēng)應(yīng)對(duì)最為艱巨的串行背板設(shè)計(jì)挑戰(zhàn)的理想平臺(tái)

編輯：jq