0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解基于FPGA的數(shù)字電路對流水燈的實(shí)驗(yàn)

電子森林 ? 來源:嗶哩嗶哩 ? 作者:硬禾學(xué)堂 ? 2021-03-19 16:36 ? 次閱讀

繼年前介紹的時(shí)序邏輯電路之時(shí)鐘分頻后,今天我們來介紹第7講:流水燈。

流水燈,有時(shí)候也叫跑馬燈,是一個(gè)簡單、有趣又經(jīng)典的實(shí)驗(yàn),基本所有單片機(jī)的玩家們在初期學(xué)習(xí)的階段都做過。本次我們也來介紹一下如何通過小腳丫FPGA實(shí)現(xiàn)一個(gè)流水燈。

流水燈就是讓一連串的燈在一定時(shí)間內(nèi)先后點(diǎn)亮并循環(huán)往復(fù),所以其中的關(guān)鍵要領(lǐng)就在于控制每兩個(gè)相鄰LED亮滅的時(shí)間差,以及所有LED燈完成一組亮滅動作后的循環(huán)。很久都沒有用過小腳丫的朋友可以再回顧一下,這上面有8個(gè)LED燈,且低電平點(diǎn)亮。

實(shí)現(xiàn)流水燈的方法絕不止一種,在這里我們采用模塊化的設(shè)計(jì)思路,因?yàn)槟K化設(shè)計(jì)對于之后構(gòu)建大型電路系統(tǒng)非常有幫助,并且我們還可以借機(jī)溫習(xí)一下以前學(xué)過的內(nèi)容。

現(xiàn)在我們的目標(biāo)是每過1秒后點(diǎn)亮下一個(gè)LED燈并且熄滅當(dāng)前燈,且在第8個(gè)燈熄滅之后循環(huán)整個(gè)流程,該如何設(shè)計(jì)整個(gè)模塊?我們先上圖后解釋。

毫無疑問,第一步需要做的就是通過分頻來生成一個(gè)周期為1秒的時(shí)鐘信號,不了解時(shí)鐘分頻童鞋可以讀一下本系列的第6篇內(nèi)容。

有了一個(gè)1秒鐘嘀嗒一次的時(shí)鐘后,我們還要考慮到循環(huán)問題,因?yàn)樵诘?個(gè)LED燈熄滅之后還需要再返回到第1個(gè)。那么這個(gè)時(shí)候我們就需要一個(gè)計(jì)數(shù)器,它的作用就是數(shù)羊,一只,兩只…。..數(shù)到第八只后重頭再來。數(shù)8只羊需要一個(gè)3位寬的變量(23=8)。

最后,由于我們是要依次點(diǎn)亮,也就是說8位的輸出中每次只有1位是低電平,其余均為高電平(小腳丫LED燈為低電平點(diǎn)亮)。這個(gè)特性正好對應(yīng)了我們之前學(xué)過的3-8譯碼器。

現(xiàn)在我們再來捋一遍。首先,通過分頻在小腳丫上生成一個(gè)周期為1秒的慢速時(shí)鐘信號,這個(gè)時(shí)鐘信號傳送到計(jì)數(shù)器之中;這個(gè)計(jì)數(shù)器是3位寬的,因此最多可以計(jì)八次慢速時(shí)鐘的嘀嗒,并且計(jì)數(shù)每增加1時(shí),都對應(yīng)著3-8譯碼器的下一種輸出,也就對應(yīng)著流水燈的下一個(gè)狀態(tài)。

現(xiàn)在我們上代碼:

module runningled (clk,led); input clk,rst; output[7:0] led; reg [2:0] cnt ; //定義了一個(gè)3位的計(jì)數(shù)器,輸出可以作為3-8譯碼器的輸入 wire clk1hz; //定義一個(gè)中間變量,表示分頻得到的時(shí)鐘,用作計(jì)數(shù)器的觸發(fā) //例化分頻模塊,產(chǎn)生一個(gè)1Hz時(shí)鐘信號 divide #(.WIDTH(24),.N(12000000)) u2 ( //除數(shù)為12,000,000,因此頻率為1Hz .clk(clk), .rst_n(rst), .clkout(clk1hz) ); //生成計(jì)數(shù)器,上沿觸發(fā)并循環(huán)計(jì)數(shù) always@(posedge clk1hz) cnt 《=《 span=“”》 cnt +1; // 達(dá)到位寬上限后可自動溢出清零 //例化3-8譯碼器模塊 decode38 u1 ( .X(cnt), //例化的輸入端口連接到cnt,輸出端口連接到led .D(led) );endmodule

在第四篇講譯碼器的文章里,我們介紹過,如果需要調(diào)用/例化子模塊時(shí),需要將各子模塊與大模塊放入同一個(gè)工程文件下進(jìn)行編譯。最后我們再來對小腳丫進(jìn)行管腳配置并燒錄就可以了。

對應(yīng)變量小腳丫管腳FPGA管腳

clkClockJ5

led [0]LED1N15

led [1]LED2N14

led [2]LED3M14

led [3]LED4M12

led [4]LED5L12

led [5]LED6K12

led [6]LED7L11

led [7]LED8K11

如果大家成功地在小腳丫上實(shí)現(xiàn)了流水燈的程序,還可以自己玩一個(gè)有意思的實(shí)驗(yàn):比如,你可以通過修改程序來提高流水燈的刷新頻率,然后看看LED燈的刷新率為多少時(shí)你的肉眼無法分別。同時(shí)再打開手機(jī)的攝像頭,也以同樣的方法試驗(yàn)一番。結(jié)合到你觀察的現(xiàn)象,可以自己琢磨并思考一下,說不定能挖掘出更多的知識。

備注一些大伙都知道的常識:我國交流電工頻為50Hz,電腦常用顯示器的刷新率有60,75和144赫茲。華為Mate30刷新頻率為90赫茲,蘋果6-12的刷新頻率為60赫茲。
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21748

    瀏覽量

    603909
  • 單片機(jī)
    +關(guān)注

    關(guān)注

    6037

    文章

    44562

    瀏覽量

    635916
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4791

    瀏覽量

    68694

原文標(biāo)題:基于FPGA的數(shù)字電路實(shí)驗(yàn)7:流水燈的實(shí)現(xiàn)

文章出處:【微信號:xiaojiaoyafpga,微信公眾號:電子森林】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    如何使用 Verilog 進(jìn)行數(shù)字電路設(shè)計(jì)

    使用Verilog進(jìn)行數(shù)字電路設(shè)計(jì)是一個(gè)復(fù)雜但有序的過程,它涉及從概念設(shè)計(jì)到實(shí)現(xiàn)、驗(yàn)證和優(yōu)化的多個(gè)階段。以下是一個(gè)基本的步驟指南,幫助你理解如何使用Verilog來設(shè)計(jì)數(shù)字電路: 1. 明確設(shè)計(jì)需求
    的頭像 發(fā)表于 12-17 09:47 ?240次閱讀

    數(shù)字電路可以處理模擬信號嗎

    數(shù)字電路主要處理數(shù)字信號,即離散的、二進(jìn)制的信號。然而,在某些情況下,數(shù)字電路也可以處理模擬信號,即連續(xù)的、非二進(jìn)制的信號。 數(shù)字電路與模擬信號 數(shù)
    的頭像 發(fā)表于 08-11 11:08 ?714次閱讀

    數(shù)字電路是對什么信號進(jìn)行傳輸?shù)?/a>

    數(shù)字電路是一種電子系統(tǒng),它使用數(shù)字信號進(jìn)行信息傳輸和處理。數(shù)字信號是由離散的電壓水平或電流水平表示的信號,通常用二進(jìn)制代碼表示。與模擬電路
    的頭像 發(fā)表于 08-11 11:00 ?800次閱讀

    FPGA 實(shí)驗(yàn)一:流水燈模塊

    實(shí)驗(yàn)一:流水燈模塊 對于發(fā)展商而言,動土儀式無疑是最重要的任務(wù)。為此,流水燈實(shí)驗(yàn)作為低級建模II的動土儀式再適合不過了。廢話少說,我們還是開始實(shí)驗(yàn)
    發(fā)表于 06-10 09:38

    單片機(jī)POV LED流水燈制作

    電子發(fā)燒友網(wǎng)站提供《單片機(jī)POV LED流水燈制作.docx》資料免費(fèi)下載
    發(fā)表于 05-28 14:34 ?3次下載

    數(shù)字電路中的亞穩(wěn)態(tài)是什么

    數(shù)字電路的設(shè)計(jì)與實(shí)現(xiàn)中,亞穩(wěn)態(tài)是一個(gè)不可忽視的現(xiàn)象。它可能由多種因素引發(fā),對電路的穩(wěn)定性和可靠性產(chǎn)生嚴(yán)重影響。本文將深入探討數(shù)字電路中亞穩(wěn)態(tài)的概念、產(chǎn)生原因、影響以及應(yīng)對策略,以期為讀者提供全面而深入的理解。
    的頭像 發(fā)表于 05-21 15:29 ?1290次閱讀

    【紫光同創(chuàng)盤古PGX-Nano教程】——(盤古PGX-Nano開發(fā)板/PG2L50H_MBG324第三章)鍵控流水燈實(shí)驗(yàn)例程

    燈、按鍵、撥碼開關(guān)等。 二:實(shí)驗(yàn)目的 由PB0(即開發(fā)板S0位置)按鍵輸入,切換LED0~LED7的輸出效果。 三:實(shí)驗(yàn)原理 實(shí)現(xiàn)框架如下: (1)頂層實(shí)現(xiàn)按鍵切換LED的流水燈狀態(tài)
    發(fā)表于 04-29 16:06

    數(shù)字電路和模擬電路的區(qū)別與聯(lián)系

    數(shù)字電路和模擬電路是電子電路的兩個(gè)主要分支,它們在電子技術(shù)中具有不同的應(yīng)用和工作原理。本文將詳細(xì)討論數(shù)字電路和模擬電路的區(qū)別與聯(lián)系。 首先,
    的頭像 發(fā)表于 04-21 10:29 ?2959次閱讀

    數(shù)字電路仿真元件符號是什么

    數(shù)字電路仿真元件通常用符號來表示。這些符號是通過簡潔和易于理解的圖形來表示元件的特性和功能。符號是數(shù)字電路設(shè)計(jì)和仿真過程中非常重要的一部分,幫助工程師和設(shè)計(jì)者有效地溝通和理解電路的功能。在本文
    的頭像 發(fā)表于 04-21 09:20 ?2351次閱讀

    【紫光同創(chuàng)盤古PGX-MINI-4K教程】——(盤古PGX-MINI-4K開發(fā)板/PGC4KD-6ILPG144第二章)LED 流水燈實(shí)驗(yàn)例程

    載 jtag 調(diào)試接口, 預(yù)留兩組 20PIN 擴(kuò)展 IO、數(shù)碼管、按鍵、led 燈等硬件資源,為用戶提供基本的 開發(fā)環(huán)境。 二:實(shí)驗(yàn)目的掌握流水燈原理并實(shí)現(xiàn)流水燈 三:實(shí)驗(yàn)要求
    發(fā)表于 03-26 16:24

    【紫光同創(chuàng)盤古PGX-Lite 7K教程】——(盤古PGX-Lite 7K開發(fā)板/PGC7KD-6IMBG256第二章)?LED 流水燈實(shí)驗(yàn)例程

    ; 在 C 語言中做流水燈實(shí)驗(yàn)需要用到一個(gè)中間變量(代碼如下左側(cè),數(shù)據(jù)位的搬移如下右圖):在 FPGA 的開發(fā)中是基于硬件,語言也是硬件描述語言,verilog 的處理單位就是 1bit;8bit 的位
    發(fā)表于 03-20 15:07

    數(shù)字電路與邏輯設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《數(shù)字電路與邏輯設(shè)計(jì).ppt》資料免費(fèi)下載
    發(fā)表于 03-11 09:21 ?9次下載

    51單片機(jī)流水燈制作

    ?流水燈是學(xué)習(xí)51單片機(jī)的一個(gè)基本項(xiàng)目,是我們對單片機(jī)IO口輸出認(rèn)識的基本項(xiàng)目。當(dāng)然學(xué)會了花樣流水燈也很好玩。 下面就分享一種51單片機(jī)流水燈制作的方法。 一、流水燈原理圖 二、相關(guān)知
    的頭像 發(fā)表于 02-26 10:06 ?1648次閱讀
    51單片機(jī)<b class='flag-5'>流水燈</b>制作

    與模擬電路數(shù)字電路的優(yōu)點(diǎn)

    模擬電路數(shù)字電路是電子工程中的兩個(gè)基本概念。在很多應(yīng)用中,數(shù)字電路已經(jīng)取代了模擬電路,但是模擬電路仍然保留著許多優(yōu)點(diǎn),在某些特定的應(yīng)用中仍
    的頭像 發(fā)表于 01-24 14:25 ?1783次閱讀

    【紫光同創(chuàng)國產(chǎn)FPGA教程】——(PGL22G第二章)鍵控流水燈實(shí)驗(yàn)例程

    ~ USER_LED8 的輸出效果。 三:實(shí)驗(yàn)原理 實(shí)現(xiàn)框架如下: (1)頂層實(shí)現(xiàn)按鍵切換 LED 的流水燈狀態(tài); (2)需要設(shè)計(jì)一個(gè)輸入控制模塊及一個(gè)輸出控制模塊; 這個(gè)實(shí)驗(yàn)帶大家將多個(gè)模塊整合
    發(fā)表于 01-05 11:22