DesignWare CXL為SoC提供優(yōu)化的多芯片IP堆棧

● DesignWare CXL IP 支持 AMBA CXS 協(xié)議，以實現(xiàn)與可擴(kuò)展 Arm Neoverse 相干網(wǎng)狀網(wǎng)絡(luò)的無縫集成

● 新思科技 CXL IP 以 32GT/s 的速度運(yùn)行，數(shù)據(jù)寬度為 512 位，支持所有必需的 CXL 協(xié)議和設(shè)備類型，以滿足具體應(yīng)用要求

● 該業(yè)內(nèi)首款 CXL IP 整體解決方案包含可配置的控制器、采用 FinFET 工藝的 32GT/s PHY 以及驗證 IP

新思科技（Synopsys）近日宣布其 DesignWare? CXL 控制器 IP 現(xiàn)已支持 AMBA? CXS 協(xié)議，能夠高效接入最新的、具有高度可擴(kuò)展性的 Arm?Neoverse? 相干網(wǎng)狀網(wǎng)絡(luò)，從而為一系列高性能計算、數(shù)據(jù)中心和網(wǎng)絡(luò)片上系統(tǒng) （SoC） 提供優(yōu)化的多芯片 IP 堆棧。

DesignWare CXL 控制器支持所有必需的 CXL 協(xié)議類型（.cache、.io 和 .mem），并允許在單個時鐘周期傳輸中混合多種類型以實現(xiàn)設(shè)計的靈活性。通過支持 CXS，低延遲、高帶寬的DesignWare CXL IP能夠?qū)⑵淠芰U(kuò)展至基于 Arm 的 SoC，該SoC需要高速的緩存相干性和快速的芯片間互連。

“數(shù)據(jù)創(chuàng)建、消耗和處理的工作量呈現(xiàn)指數(shù)級增長正推動更多的云上工作量采用特定領(lǐng)域的加速，這就需要快速高效的多芯片互連來實現(xiàn)快速數(shù)據(jù)傳輸。我們與新思科技的成功合作，實現(xiàn)了一個經(jīng)優(yōu)化的隨時可用的CXL IP堆棧，該堆棧可滿足一系列基于Arm的服務(wù)器主機(jī)和端點解決方案對不同多芯片的延遲和帶寬需求?！?/p>

—— Dermot O‘Driscoll

基礎(chǔ)設(shè)施業(yè)務(wù)部門產(chǎn)品管理副總裁

Arm

“包括 AI 加速器、網(wǎng)絡(luò)和超大規(guī)模數(shù)據(jù)中心在內(nèi)的高性能計算應(yīng)用，需要具有相干性的接口，以實現(xiàn)在片內(nèi)和片外協(xié)議之間的高速、高效率通信，基于對 AMBA CXS 協(xié)議的支持，開發(fā)者可輕松地將新思科技的 DesignWare CXL IP 接入到 Arm 相干網(wǎng)狀網(wǎng)絡(luò)平臺，以滿足基于Arm 的數(shù)據(jù)密集型 SoC 設(shè)計的高帶寬的要求?！?/p>

—— John Koeter

解決方案事業(yè)部高級副總裁

新思科技

責(zé)任編輯：haq