0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

片上網(wǎng)絡(luò)(NoC)技術(shù)的挑戰(zhàn)在哪里?

我快閉嘴 ? 來源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2020-10-27 10:44 ? 次閱讀

嵌入式電子設(shè)計社區(qū)內(nèi)部發(fā)生了許多顛覆性的變化,這給開發(fā)人員帶來了創(chuàng)建下一代高級數(shù)字IC的壓力。下一代微控制器,ASICFPGA在某種程度上都是片上系統(tǒng)(SoC),具有多個內(nèi)核和高級功能。

這意味著使用片上網(wǎng)絡(luò)(NoC)確保數(shù)據(jù)在塊之間的芯片周圍有效移動至關(guān)重要。如果沒有適當(dāng)?shù)钠?a href="http://wenjunhu.com/v/tag/1301/" target="_blank">通信解決方案,任何給定的芯片都將需要更多的內(nèi)存才能有效地運(yùn)行而沒有延遲,這不符合成本效益。芯片之間需要高速寬帶數(shù)據(jù)流的每個部分都應(yīng)盡可能靠近放置,但是如果沒有適當(dāng)?shù)目偩€設(shè)置,處理器的性能將會受到影響。

除了來自片外存儲器的數(shù)據(jù)之外,還需要一個復(fù)雜的互連網(wǎng)絡(luò)來在塊之間路由數(shù)據(jù)流量。這可能意味著十幾層的水平互連,以及這些層之間的許多垂直連接。所有這些必須在NoC內(nèi)進(jìn)行動態(tài)控制,并具有緩沖功能,以根據(jù)需求的變化來平滑和優(yōu)化數(shù)據(jù)流,例如當(dāng)兩個IP塊使用相同的內(nèi)存時。

我們最近與Sondrel的NoC專家Anne-Fran?oiseBrenton坐了下來。該公司被稱為跨多個終端市場的高質(zhì)量IC設(shè)計提供商,提供從系統(tǒng)到芯片供應(yīng)的統(tǒng)包服務(wù)。

現(xiàn)在當(dāng)我們談?wù)摂?shù)字芯片設(shè)計中涉及的問題時,無論大小,可以很容易地說,這一切都在NoC中了,但這意味著什么呢?這對設(shè)計師有何影響?

好的。因此,在SoC中,您擁有處理器或圖形引擎以及SPI(無論您想到什么接口),它們都在這種大型SoC上。您可以將它們視為樂高積木。不幸的是,他們的足跡不一樣,而且彼此之間的交談也不是很好。因此,在所有這些塊之間都需要一些東西,這將有助于信息CPU到各個IP塊的傳輸,以控制這些IP,以及從IP到內(nèi)存的傳輸數(shù)據(jù)。因此它們在中間互連,從一個塊中獲取信息,然后將其傳輸?shù)搅硪粋€。它還負(fù)責(zé)格式的更改,例如協(xié)議和頻率。

如果在授權(quán)的芯片通信中它具有芯片間或芯片內(nèi)部的功能,那么SoC將會極大地擴(kuò)展,但是我們已經(jīng)有一段時間了SoC?

是。因此,在過去,當(dāng)我20多年前開始工作時,您就已經(jīng)進(jìn)行了非常本地化的數(shù)據(jù)傳輸,因此通信實(shí)際上是點(diǎn)對點(diǎn)的。您可以使用一組電線和多路復(fù)用器輕松完成此操作。但是隨著芯片復(fù)雜性的增加,您需要考慮性能要求,并能夠在布局圖上布置所有這些門,以便進(jìn)行制造過程。

中間的圖層可以被視為非常簡單,就像一個交通信號燈一樣。但是,一旦您獲得了許多其他IP塊,它就會變得更加混亂。您需要嘗試從SoC平面圖的一個角落轉(zhuǎn)到各個地方。您需要注意頻率限制,一些時序限制和技術(shù)規(guī)則,同時保持應(yīng)用程序所需的性能。因此,對于每個給定的SoC而言,這都是獨(dú)一無二的,與某種技術(shù)相比,這是獨(dú)一無二的。而且必須在戰(zhàn)術(shù)上真正做到。

那么,那時NoC的挑戰(zhàn)在哪里?

您需要保持性能,因此需要獲得有關(guān)IP塊本身,它們將產(chǎn)生什么流量以及需要什么樣的帶寬以在SoC中維持的大量信息。您需要能夠?qū)@些流量進(jìn)行建模,并確保對于具有所有這些流通過互連并行的給定用例,將滿足性能。

然后轉(zhuǎn)到實(shí)施,即物理實(shí)施。在這里,您發(fā)現(xiàn)了一系列新的挑戰(zhàn),因?yàn)槟幸欢温芬?,而且您需要發(fā)射一個頻率,所以您有時序約束,這在大型SoC上非常嚴(yán)峻。然后,返回到電路板和設(shè)計(NoC),以滿足與裸片上IP位置相關(guān)的布局約束。

因此,挑戰(zhàn)在于您需要首先擁有NoC才能開始集成,因?yàn)樗蠭P都將被插入。。.這就像一塊固定的板子。 因此,您需要將所有IP都插入此主干。您的NoC設(shè)計到最后一刻,以確保您能夠放置和布線完整的SoC。

現(xiàn)在,Sondrel如何將他們的增值放在這一挑戰(zhàn)中,從而為工程師提供解決方案?

它貫穿整個鏈條,因此在項(xiàng)目初期,您需要一名架構(gòu)師,以幫助客戶定義產(chǎn)品,了解他們想要的性能,從而可以實(shí)施該產(chǎn)品。我們需要使用高級模型進(jìn)行早期仿真,以了解讓所有這些IP塊(例如共享一個內(nèi)存)是否有意義。

我們擁有能夠進(jìn)行此早期分析的人員。然后,當(dāng)您證明它可以工作時,可以進(jìn)行更精確的驗(yàn)證,其中您將RTL描述用于互連。但是您仍在使用一些流量建模來確保您的平臺能夠正常工作。

使用完整的SoC RTL進(jìn)行的最終性能驗(yàn)證將需要使用特定的客戶軟件,但這幾乎從來沒有準(zhǔn)備就緒。因此,您需要繼續(xù)使用建模平臺,但是在這里,我們將真正的RTL用于SoC主干網(wǎng)。這種對性能至關(guān)重要的路徑通常是NoC,以及任何性能IP(例如DDR控制器),但可能包括低級緩存或我們需要驗(yàn)證其對內(nèi)存性能要求的任何可用特定IP。

因此,一旦有了用于該SoC的RTL,就可以在仍然使用IP的理論帶寬描述的同時擁有此性能驗(yàn)證元素。因此,這告訴您骨干網(wǎng)沒有引入性能瓶頸。然后進(jìn)入實(shí)施階段,在每個階段,我們都可以回顧一下以確保保持性能,這是關(guān)鍵。

好的。那么,如何將它們綁在一起呢?您在哪里協(xié)助公司?你知道我的意思?就像,我是一名工程師,正在整合我的SoC。我打電話給你,我們從那里去哪里?您如何引導(dǎo)工程師完成整個過程,以幫助他們在自己的解決方案中實(shí)施解決方案?

因此,我們需要幫助您了解需求或客戶考慮的用例類型。我們需要將此描述轉(zhuǎn)換為帶寬和許可要求。然后,我們配置建模環(huán)境,并與客戶緊密合作,以根據(jù)他們的期望查看建模結(jié)果。

然后,使用互連提供程序技術(shù),您可以快速生成FTL,然后開始更精確的性能驗(yàn)證過程。團(tuán)隊(duì)實(shí)際上是在嘗試以更自然的方式從客戶那里獲取所有信息。并將其轉(zhuǎn)換為精確的參數(shù)和輸入以生成互連。一旦有了這些,那么您當(dāng)然就會擁有要考慮到每個技術(shù)參數(shù)的規(guī)格,并交給SoC團(tuán)隊(duì)。技術(shù)節(jié)點(diǎn),布局的大小,塊的大小。而且,我們會盡力而為,但始終以性能驗(yàn)證作為判斷力。保持所需的性能。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 微控制器
    +關(guān)注

    關(guān)注

    48

    文章

    7555

    瀏覽量

    151430
  • 芯片
    +關(guān)注

    關(guān)注

    455

    文章

    50818

    瀏覽量

    423719
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4166

    瀏覽量

    218280
  • NoC
    NoC
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    11736
收藏 人收藏

    評論

    相關(guān)推薦

    網(wǎng)絡(luò)跳線用在哪里

    網(wǎng)絡(luò)跳線(也稱為Patch Cord或成品網(wǎng)線)在網(wǎng)絡(luò)連接中扮演著至關(guān)重要的角色。它主要用于連接設(shè)備、交換機(jī)、路由器等網(wǎng)絡(luò)設(shè)備,以便實(shí)現(xiàn)設(shè)備之間的數(shù)據(jù)傳輸和通信。以下是對網(wǎng)絡(luò)跳線應(yīng)用場
    的頭像 發(fā)表于 11-22 09:48 ?189次閱讀

    智慧燈桿到底“智慧”在哪里?條形智能為您專業(yè)解讀 AI燈桿屏

    智慧燈桿到底“智慧”在哪里?條形智能為您專業(yè)解讀 AI燈桿屏
    的頭像 發(fā)表于 11-14 13:51 ?205次閱讀
    智慧燈桿到底“智慧”<b class='flag-5'>在哪里</b>?條形智能為您專業(yè)解讀 AI燈桿屏

    貼片電容與貼片電阻的本質(zhì)差異在哪里?

    貼片電容與貼片電阻的本質(zhì)差異在哪里?
    的頭像 發(fā)表于 08-27 15:51 ?376次閱讀
    貼片電容與貼片電阻的本質(zhì)差異<b class='flag-5'>在哪里</b>?

    開芯院發(fā)布全球首個開源大規(guī)模上互聯(lián)網(wǎng)絡(luò)IP“溫榆河”

    2024年5月21日,北京開源芯片研究院(簡稱“開芯院”)通過線上會議的方式,向會員單位正式發(fā)布了全球首個開源大規(guī)模上互聯(lián)網(wǎng)絡(luò)(NetworkonChip,NoC)IP——研發(fā)代號“溫榆河”。這一
    的頭像 發(fā)表于 06-04 08:37 ?11.7w次閱讀
    開芯院發(fā)布全球首個開源大規(guī)模<b class='flag-5'>片</b>上互聯(lián)<b class='flag-5'>網(wǎng)絡(luò)</b>IP“溫榆河”

    使用FreeRTOS創(chuàng)建的DHCP線程里面的DHCP是在哪里定義的?

    請教下,使用 FreeRTOS 創(chuàng)建的 DHCP 線程里面的 DHCP 是在哪里定義的,貌似沒有找到 ? FreeRTOS 版本 v9.0.0 具體如下: // 創(chuàng)建 DHCP 線程 void
    發(fā)表于 04-30 07:34

    ?淺析上網(wǎng)絡(luò)NoC技術(shù)的發(fā)展及其給高端FPGA帶來的優(yōu)勢

    在摩爾定律的推動下,集成電路工藝取得了高速發(fā)展,單位面積上的晶體管數(shù)量不斷增加。
    的頭像 發(fā)表于 04-02 11:46 ?1437次閱讀
    ?淺析<b class='flag-5'>片</b><b class='flag-5'>上網(wǎng)絡(luò)</b>(<b class='flag-5'>NoC</b>)<b class='flag-5'>技術(shù)</b>的發(fā)展及其給高端FPGA帶來的優(yōu)勢

    AMD Versal AI Edge自適應(yīng)計算加速平臺之PL通過NoC讀寫DDR4實(shí)驗(yàn)(4)

    Versal的DDR4是通過NoC訪問,因此需要添加NoC IP進(jìn)行配置。
    的頭像 發(fā)表于 03-22 17:18 ?2330次閱讀
    AMD Versal AI Edge自適應(yīng)計算加速平臺之PL通過<b class='flag-5'>NoC</b>讀寫DDR4實(shí)驗(yàn)(4)

    FPGA領(lǐng)域NoC硬件架構(gòu)下的應(yīng)用

    交換機(jī)根據(jù)所選拓?fù)洳捎迷?b class='flag-5'>網(wǎng)絡(luò)節(jié)點(diǎn)之間路由信號的任務(wù)。請注意,NoC 的架構(gòu)假設(shè)使用了一個相當(dāng)強(qiáng)大的開關(guān),這將提供最低水平的延遲(最多納秒)。
    發(fā)表于 03-22 12:23 ?730次閱讀
    FPGA領(lǐng)域<b class='flag-5'>NoC</b>硬件架構(gòu)下的應(yīng)用

    TouchGFX為啥連不上網(wǎng)絡(luò)的原因?怎么解決?

    TouchGFX為啥連不上網(wǎng)絡(luò)啊,都沒有例子???
    發(fā)表于 03-08 06:33

    上網(wǎng)絡(luò)初探:基礎(chǔ)概念與入門指南

    之前的芯片設(shè)計比較簡單,往往只需要總線就可以實(shí)現(xiàn)基本功能,但是隨著芯片復(fù)雜度的提升,對總線的競爭變得越來越顯著,會使得總線很快飽和,為了解決這總問題,仲裁器,分離事務(wù)傳輸?shù)确椒ㄒ肓?b class='flag-5'>片上總線系統(tǒng),例如axi協(xié)議,metrix等。
    的頭像 發(fā)表于 03-07 11:40 ?825次閱讀

    AMD Versal AI Edge自適應(yīng)計算加速平臺之Versal介紹(2)

    Versal 包含了 Cortex-A72 處理器和 Cortex-R5 處理器,PL 端可編程邏輯部分,PMC 平臺管理控制器,AI Engine 等模塊,與以往的 ZYNQ 7000 和 MPSoC 不同,Versal 內(nèi)部是通過 NoC
    的頭像 發(fā)表于 03-06 18:12 ?1478次閱讀
    AMD Versal AI Edge自適應(yīng)計算加速平臺之Versal介紹(2)

    rtthread stdio在哪里開啟呢?

    以前使用MDK可以在設(shè)置里打開浮點(diǎn)運(yùn)算單元,rtthread stdio在哪里開啟呢?
    發(fā)表于 03-05 08:05

    請問節(jié)點(diǎn)上藍(lán)牙網(wǎng)狀網(wǎng)絡(luò)的信息保存在哪里

    另一個帶有 “Mesh Demo Dimmer Self Config” 示例的目標(biāo)時,它必須保存網(wǎng)絡(luò)數(shù)據(jù)。 但是,我想知道它保存在哪里,以及哪個函數(shù)負(fù)責(zé)保存數(shù)據(jù)。 我已經(jīng)搜索過它,但我 CAN找不到它。 當(dāng) “網(wǎng)狀演示嵌入式配置器” 連接到
    發(fā)表于 03-01 08:09

    光纖技術(shù)的進(jìn)步方向在哪里?19芯光纖是世界上最快的嗎?

    光纖技術(shù)的進(jìn)步方向在哪里?高速光通訊牽引力度大。
    的頭像 發(fā)表于 02-22 10:43 ?739次閱讀

    請問軸電流的閉合回路在哪里,閉合磁路在哪里?

    我始終搞不清楚軸電流的閉合回路在哪里,閉合磁路在哪里? 電流回路中哪部分是電能產(chǎn)生部分,哪部分是電流自然流經(jīng)消耗部分? 導(dǎo)體切割磁力線或者磁力線經(jīng)過閉合導(dǎo)體,那么將會在速度方向的兩側(cè)形成電勢差。那么此時磁力線什么方向速度什么方向電流什么方向?
    發(fā)表于 01-10 06:55