0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計中信號完整性問題解析

PCB線路板打樣 ? 來源:上海韜放電子 ? 作者:上海韜放電子 ? 2020-12-18 13:41 ? 次閱讀

柔性和剛性-柔性板上的超高速是不可避免的,因為這些板在高級電子產(chǎn)品中越來越多地得到使用。這些系統(tǒng)還需要接地層以進行隔離,并為無線協(xié)議分離RF和數(shù)字參考。高速和高頻率帶來了信號完整性問題的可能性,其中許多問題與PCB中接地層的位置和幾何形狀有關(guān)。

在撓性和剛性-撓性板上提供一致的0 V參考的常見方法是在撓性色帶上使用陰影線或網(wǎng)格狀接地平面。這提供了大的導體,該導體仍然可以在較寬的頻率范圍內(nèi)提供屏蔽,同時仍允許柔性帶彎曲和折疊而不會產(chǎn)生過多的剛性。但是,信號完整性問題出現(xiàn)在兩個領(lǐng)域:

確保一致的走線阻抗,屏蔽和隔離,以及防止在孵化結(jié)構(gòu)中出現(xiàn)類似纖維編織的效果。

網(wǎng)格地平面設(shè)計

從最基本的意義上講,剖面線的工作原理與其他任何接地平面相同。它旨在提供一致的參考,以便可以將跡線設(shè)計為具有所需的阻抗。任何常見的傳輸線幾何形狀(微帶線,帶狀線或波導)都可以放置在具有網(wǎng)狀接地平面的硬撓性或撓性PCB中。在撓性帶的表面層上放置陰影線的銅區(qū)域可提供與低頻實心銅幾乎相同的效果。

帶網(wǎng)狀接地平面的柔性帶上的帶狀線和微帶布線的常見配置如下所示。

在彈性色帶上網(wǎng)格接地平面圖案。

這種網(wǎng)狀結(jié)構(gòu)可以用在剛性板上,但實際上我從未見過,也沒有客戶要求它。取而代之的是,在撓性/剛性-撓性板中使用網(wǎng)狀圖案,以平衡阻抗控制的需求和合理柔性帶的需求。無論您是設(shè)計跡線還是圖案填充圖案,請遵循靜態(tài)和動態(tài)柔性色帶的最佳實踐以及IPC 2223標準。

阻抗控制

使用單端或差分對的一種選擇是將固態(tài)銅放置在走線正下方的平面層中,并將網(wǎng)狀結(jié)構(gòu)放置在電路中的其他位置。如果路由變得非常密集,那么您將需要在所有地方使用網(wǎng)格。如果選擇使用網(wǎng)格,則將具有更大的靈活性,但屏蔽隔離度較低,并且阻抗控制條件會發(fā)生變化。

如上所示,網(wǎng)格平面結(jié)構(gòu)具有兩個幾何參數(shù):L和W。這兩個參數(shù)可以組合為填充因子,也可以合并為被銅覆蓋的網(wǎng)格面積的一部分。更改這些參數(shù)具有以下效果:

假設(shè)其他參數(shù)保持不變,打開網(wǎng)格區(qū)域(通過增加L來增加網(wǎng)格開口)會增加阻抗。這也使色帶更容易彎曲(力較小)。

在保持其他參數(shù)不變的情況下增加W會封閉網(wǎng)格面積,從而增加阻抗。這也使色帶模式難以彎曲(用力更大)。

在使用網(wǎng)格接地平面時,控制標準幾何圖形阻抗的其他參數(shù)具有相同的效果。進入高頻后,您將在傳輸線周圍激發(fā)非TEM模式,甚至可能會看到類似纖維編織的效果。

Flex碳帶中有纖維編織效果嗎?

這是PCB上的網(wǎng)格接地平面非常有趣的地方,因為網(wǎng)格圖案可以開始類似于FR4和其他層壓板中使用的玻璃編織圖案。結(jié)果,我們現(xiàn)在又回到了一種情況,那就是我們不得不擔心正常光滑,相對均勻的基材中的纖維編織效果。當行進信號的帶寬與網(wǎng)狀結(jié)構(gòu)中的一個或多個諧振重疊時,會發(fā)生這些影響。對于在聚酰亞胺上的L = 60 mil,最低階諧振將為50 GHz。

無論是在剛性PCB板上還是在柔性PCB基板上,這些陰影線結(jié)構(gòu)都可以在數(shù)字信號沿網(wǎng)格接地平面的軌道上傳播時產(chǎn)生強輻射。隨著越來越多的Flex應(yīng)用程序以更高的頻率打開,由于某些原因,我希望在具有網(wǎng)格接地平面的Flex色帶中這些效果會更糟。

高Q共振

就像在常規(guī)的玻璃編織基板中一樣,網(wǎng)孔形成空腔結(jié)構(gòu),當以特定頻率激發(fā)時,該空腔結(jié)構(gòu)可以支持共振。由于空腔的壁具有高導電性(銅),因此在網(wǎng)格接地平面中的這些諧振空腔將具有非常高的Q值。因此,將具有較低的損耗和較高的Q諧振。這導致增加的空腔發(fā)射和諧振功率損耗。

開放式網(wǎng)格隔離度低

網(wǎng)狀接地平面通常可以確保沿板的邊緣發(fā)射纖維編織腔發(fā)出的任何輻射EMI。由于網(wǎng)格具有開放的空腔,因此隔離度較小,并且還可以沿柔性碳帶的表面輻射。這具有相反的效果:當走線更容易發(fā)出輻射時,它也更容易受到外部EMI的影響。

要解決這些問題,請使用更緊密的網(wǎng)格,就像使用更緊密的玻璃編織以防止纖維編織效果一樣。柔性和剛性-柔性PCB將繼續(xù)成為PCB領(lǐng)域的一部分,并隨著更新的制造能力而變得更加先進。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23105

    瀏覽量

    398136
  • RF
    RF
    +關(guān)注

    關(guān)注

    65

    文章

    3055

    瀏覽量

    167064
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1408

    瀏覽量

    95496
  • 阻抗控制
    +關(guān)注

    關(guān)注

    1

    文章

    55

    瀏覽量

    10651
  • 柔性板
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    10573
收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB設(shè)計信號完整性問題

    高速PCB設(shè)計信號完整性問題  隨著器件工作頻率越來越高,高速PCB設(shè)計所面臨的信號完整性等問
    發(fā)表于 10-17 15:59

    高速PCB設(shè)計信號完整性問題形成原因是什么?

    隨著半導體技術(shù)和深壓微米工藝的不斷發(fā)展,IC的開關(guān)速度目前已經(jīng)從幾十M H z增加到幾百M H z,甚至達到幾GH z。在高速PCB設(shè)計中,工程師經(jīng)常會碰到誤觸發(fā)、阻尼振蕩、過沖、欠沖、串擾等信號
    發(fā)表于 03-17 06:52

    信號完整性PCB設(shè)計+Douglas+Brooks

    信號完整性PCB設(shè)計+Douglas+Brooks。
    發(fā)表于 08-28 18:12 ?494次下載

    基于信號完整性分析的PCB設(shè)計解析

    基于信號完整性分析的PCB設(shè)計流程如圖所示。 主要包含以下步驟: 圖基于信號完整性分析的高速PCB設(shè)計
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>解析</b>

    PCB信號完整性有哪幾步_如何確保PCB設(shè)計信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    識別和修復pcb信號完整性問題

    PCB信號完整性問題可以很容易地定位和固定使用HyperLynx?。出口你的設(shè)計從PCB布局之后,可以以批處理方式運行模擬和/或交互模式發(fā)現(xiàn)信號
    的頭像 發(fā)表于 10-12 07:08 ?2866次閱讀

    基于信號完整性的高速PCB設(shè)計流程解析

    (1)因為整個設(shè)計流程是基于信號完整性分析的,所以在進行PCB設(shè)計之前,必須建立或獲取高速數(shù)字信號傳輸系統(tǒng)各個環(huán)節(jié)的信號
    發(fā)表于 10-11 14:52 ?2186次閱讀
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的高速<b class='flag-5'>PCB設(shè)計</b>流程<b class='flag-5'>解析</b>

    如何克服高速PCB設(shè)計中信號完整性問題?

    PCB基板:PCB構(gòu)造期間使用的基板材料會導致信號完整性問題。每個PCB基板具有不同的相對介電常數(shù)(εr )值。它決定了將
    的頭像 發(fā)表于 09-17 15:48 ?2833次閱讀

    信號完整性問題PCB設(shè)計

    信號完整性問題PCB設(shè)計說明。
    發(fā)表于 03-23 10:57 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>與<b class='flag-5'>PCB設(shè)計</b>

    高速PCB設(shè)計中信號完整性研究綜述

    總結(jié)了在高速PCB板設(shè)計中信號完整性產(chǎn)生的原因、抑制和改善的方法。介紹了使用IBS模型的仿真步驟以及使用 CADENCE公司的 Allegro SPB軟件,支持IBIS模型對反射和串擾的仿真,驗證了其改善后的效果,可以直觀地看到
    發(fā)表于 05-27 13:59 ?21次下載

    如何確保PCB設(shè)計信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 12-22 11:53 ?1024次閱讀

    PCB設(shè)計中的信號完整性問題

    信號傳輸并非嚴格針對網(wǎng)絡(luò)設(shè)計師,您的PCB設(shè)計可能會遇到相同類型的問題。由于您無需費力地擺弄耳朵,因此防止電源完整性信號完整性問題對于您的
    的頭像 發(fā)表于 11-08 17:25 ?757次閱讀
    <b class='flag-5'>PCB設(shè)計</b>中的<b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>

    高速PCB設(shè)計,信號完整性問題你一定要清楚!

    隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計 必須關(guān)心的問題之一。元器件和
    的頭像 發(fā)表于 04-07 16:58 ?564次閱讀

    高速PCB信號和電源完整性問題研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號和電源完整性問題研究.pdf》資料免費下載
    發(fā)表于 09-19 17:38 ?0次下載

    高速PCB信號和電源完整性問題的建模方法研究

    高速PCB信號和電源完整性問題的建模方法研究
    發(fā)表于 09-21 14:13 ?0次下載