0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)中的信號完整性問題

要長高 ? 來源:韜放科技 ? 2023-11-08 17:25 ? 次閱讀

信號傳輸并非嚴(yán)格針對網(wǎng)絡(luò)設(shè)計(jì)師,您的PCB設(shè)計(jì)可能會遇到相同類型的問題。由于您無需費(fèi)力地?cái)[弄耳朵,因此防止電源完整性和信號完整性問題對于您的PCB設(shè)計(jì)流暢且無靜電至關(guān)重要。

HDMI,還是復(fù)合?了解信號完整性問題中的信號

無論是帶有智能,純平電視或等離子電視的電纜,衛(wèi)星,Netflix,Hulu,亞馬遜或Youtube,都有多種接收信號的方式,您可以觀看所需的電視。同樣,大多數(shù)PCB在常規(guī)和高速設(shè)計(jì)中將包括幾種信號類型。其中一些是:

電源信號:根據(jù)復(fù)雜程度,您可能有幾種不同級別的電源信號。例如,大多數(shù)處理器需要3-5V范圍內(nèi)的信號,而放大器可能需要高達(dá)15V范圍內(nèi)的偏置電壓。

數(shù)據(jù)信號:數(shù)據(jù)可以是模擬的也可以是數(shù)字的。對于模擬量,典型范圍為+/- 10V。對于數(shù)字信號,范圍可能是0-5V或+ / 5V,具體取決于信號格式。

控制信號:通常用于打開或關(guān)閉設(shè)備的信號,通常是0-5V信號。

通信信號:這些信號的信號強(qiáng)度可能會低至微伏級別。這些通常是RF,頻率可能會在很寬的范圍內(nèi)變化。

除信號強(qiáng)度外,對于模擬信號,頻率也是PCB設(shè)計(jì)中的重要考慮因素。這在具有高頻率水平的通信設(shè)備的PCB中尤為重要。

輸出尺寸和布線注意事項(xiàng):有多寬?

對于非常簡單的PCB設(shè)計(jì),通??梢员荛_設(shè)計(jì)路線以適應(yīng)極端的電流和電壓。例如,在整個過程中使用單個走線寬度可以處理最大容量。盡管這種情況與最佳實(shí)踐相去甚遠(yuǎn),但您的董事會可能會在這些情況下正常工作。如果您像我一樣,我們希望通過使電路板盡可能的小巧和多功能來優(yōu)化我們的電路板。

對于這些更復(fù)雜的PCB設(shè)計(jì),必須格外小心,布線也不是那么簡單。我們要設(shè)計(jì)與它們攜帶的信號相匹配的路線。請參考下表以了解一般注意事項(xiàng):

wKgZomVLU6mARs0nAAA1RsXUCqc446.png

采用上述解決方案可減少損失,空間和成本。但是,要正確地合并這些要求使用最佳的PCB設(shè)計(jì)工具。

確保靜音

較舊的電視信號傳輸中的噪音使您試圖通過積雪查看自己喜歡的節(jié)目。如今,信號完整性問題(如嘈雜的傳輸線)可能會給您帶來困惑,甚至根本沒有信號。的噪聲的在PCB設(shè)計(jì)源可以來自多種來源。例如,開關(guān)IC引腳狀態(tài)引起的干擾,諸如振蕩器之類的輻射設(shè)備對附近走線的干擾,同一走線上的多個頻率信號以及其他來源。

從大多數(shù)復(fù)雜的PCB設(shè)計(jì)中完全消除噪聲幾乎是不可能的。但是,有一些方法可以使噪聲最小化。消除噪音的最佳資產(chǎn)是組件的放置。所有分量輻射均取決于頻率,并且頻率(信號變化)越高,離光源的距離越短。因此,應(yīng)將處理同一信號的組件放置在遠(yuǎn)離其他組件的位置。將組件放置在信號彼此起源和終止的地方。

您也可以嘗試實(shí)現(xiàn)去耦電容器或旁路電容器。如有可能,應(yīng)將它們直接綁在地面上,并適當(dāng)調(diào)整尺寸。請注意,任何電感都會與電容器結(jié)合以建立濾波電路。

嘈雜的數(shù)字電視信號

一起扭耳朵:差分傳輸

只要有可能,可以通過使用差分電路來改善信號完整性。大多數(shù)IC設(shè)計(jì)人員都試圖實(shí)現(xiàn)這一目標(biāo)。但是,有時差分對可能會路由到彼此不相鄰的引腳。從PCB設(shè)計(jì)的角度來看,我們要執(zhí)行以下操作:

將差分對一起布線。

使用盡可能相同的走線寬度和長度。

在同一信號平面或同一層上布線。

地平面可簡化信號完整性

接地層可以為多個電路提供中央層參考,這可以顯著減少您的引腳連接和走線數(shù)量,更不用說簡化復(fù)雜PCB的外觀布局了。在設(shè)計(jì)PCB時,以下技巧可以最大程度地減少與接地層相關(guān)的問題:

確保沒有從電源平面到接地平面的直接路徑(這看起來很容易,但是對于復(fù)雜的設(shè)計(jì),可以忽略它,直到開始油炸才意識到)。

請勿在接地平面上插入間隙。

在接地/電源層之間運(yùn)行時鐘信號(或其他關(guān)鍵信號)。

在同一層上路由使用相同回路(地平面)的信號。

對于具有多個接地平面的板,請?jiān)诿總€平面上的同一點(diǎn)將這些平面連接在一起。

對于帶有機(jī)箱連接的板,請確保所有接地層都連接在一起。

地平面的做與不做

當(dāng)我四處移動舊電視的兔子耳朵來獲得想要的頻道時,總有某種瘋狂的方法:向左搖擺,然后向右搖擺,然后來回緩慢地工作,直到找到正確的位置為止。最佳清晰度。值得慶幸的是,在PCB設(shè)計(jì)中,存在明顯更具體的信號完整性問題信號處理方法。通過做出最佳的路由決策,采用降噪策略,在可能的情況下使用差分對以及應(yīng)用良好的接地層使用,您將顯著提高保持信號完整性的機(jī)會。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1408

    瀏覽量

    95488
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1803

    瀏覽量

    13204
收藏 人收藏

    評論

    相關(guān)推薦

    如何解決信號完整性問題

    如何解決信號完整性問題呢?是德科技在向您介紹信號完整性分析基礎(chǔ)知識的同時,我們還向您展示如何使用基本信號
    的頭像 發(fā)表于 12-25 16:51 ?461次閱讀
    如何解決<b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>

    聽懂什么是信號完整性

    2024年12月20日14:00-16:00星聯(lián)華科技將舉辦“高速信號完整性分析與測試”-“碼”上行動系列線上講堂線上講堂。本期會議我們將為大家介紹高速串行總線傳輸基本框架,什么是信號
    的頭像 發(fā)表于 12-15 23:33 ?155次閱讀
    聽懂什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    PCIe信號完整性問題解決方案

    PCIe(Peripheral Component Interconnect Express)信號完整性問題可能導(dǎo)致數(shù)據(jù)傳輸錯誤、系統(tǒng)不穩(wěn)定甚至完全失效。以下是一些針對PCIe信號完整性問題
    的頭像 發(fā)表于 11-26 15:18 ?567次閱讀

    高速PCB設(shè)計(jì)指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號完整性問題的風(fēng)險(xiǎn),這種問題通常與高速數(shù)字設(shè)計(jì)相關(guān)。高速PCB設(shè)計(jì)和布局專注于創(chuàng)建不易受信號
    的頭像 發(fā)表于 10-18 14:06 ?780次閱讀
    高速<b class='flag-5'>PCB設(shè)計(jì)</b>指南

    高速高密度PCB信號完整性與電源完整性研究

    高速高密度PCB信號完整性與電源完整性研究
    發(fā)表于 09-25 14:43 ?5次下載

    高速PCB信號完整性分析及應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性分析及應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 14:14 ?1次下載

    高速PCB信號和電源完整性問題的建模方法研究

    高速PCB信號和電源完整性問題的建模方法研究
    發(fā)表于 09-21 14:13 ?0次下載

    高速PCB信號完整性分析及硬件系統(tǒng)設(shè)計(jì)的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性分析及硬件系統(tǒng)設(shè)計(jì)的應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 14:11 ?2次下載

    高速PCB信號完整性設(shè)計(jì)與分析

    高速PCB信號完整性設(shè)計(jì)與分析
    發(fā)表于 09-21 11:51 ?0次下載

    高速PCB信號和電源完整性問題研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號和電源完整性問題研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:38 ?0次下載

    高速PCB信號完整性、電源完整性和電磁兼容性研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性、電源完整性和電磁兼容性研究.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 17:37 ?0次下載

    高速PCB設(shè)計(jì),信號完整性問題你一定要清楚!

    隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計(jì) 必須關(guān)心的問題之一。元器件和
    的頭像 發(fā)表于 04-07 16:58 ?552次閱讀

    構(gòu)建系統(tǒng)思維:信號完整性,看這一篇就夠了!

    努力,若不符合總線協(xié)議的要求,便失去了意義。因此,深入理解總線協(xié)議是每位信號完整性工程師的必備素質(zhì),它指引著工程師確保信號在傳輸過程完整性
    發(fā)表于 03-05 17:16

    分析高速PCB設(shè)計(jì)信號完整性問題形成原因及方法解決

    信號完整性(Signal Integrity,簡稱SI)指的是信號線上的信號質(zhì)量。信號完整性差不
    發(fā)表于 01-11 15:31 ?1067次閱讀

    分析高速數(shù)字PCB設(shè)計(jì)信號完整性解決方法

    PCB信號速度高、端接元件的布局不正確或高速信號的錯誤布線都會引起信號完整性問題,從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不
    發(fā)表于 01-11 15:28 ?545次閱讀
    分析高速數(shù)字<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>解決方法