0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RDL布線,高速PCB設(shè)計的開始

PCB設(shè)計 ? 2020-09-16 22:52 ? 次閱讀

在我們的生活中,經(jīng)常有一些看不見的小型設(shè)備和代理在工作,而我們完全沒有意識到。最小的漏水會造成大量的干腐爛,而少量的鹽則可以完全改變您喜歡的一餐的味道。在我們用于印刷電路板上的組件中,有許多小細(xì)節(jié)我們可能也沒有意識到。

其中之一是重新分配層(RDL),用于將信號從組件的管芯傳送到將零件焊接到板上的引腳。這種RDL布線是一個全新的(而且是看不見的)世界,許多PCB設(shè)計人員可能沒有意識到。

什么是RDL路由?

首次引入倒裝芯片時,這個概念非常簡單而巧妙。通常,組件中的芯片將在其頂部具有焊盤,然后引線鍵合會將這些芯片焊盤內(nèi)部向下連接到組件底部的引線。作為PCB設(shè)計師,您知道其余的內(nèi)容,那么就應(yīng)該將元件的引線焊接到板上。

但是,倒裝芯片會倒裝芯片或裸片,因此其接合墊位于底部。這使它們可以直接連接到將要焊接到板上的引腳。倒裝芯片更小且連接更短,從而降低了電感并提高了高速信號的信號完整性。

但是,隨著組件功能的增強(qiáng),它們會隨著越來越多的管芯焊盤而變得更加復(fù)雜和密集。很快,管芯焊盤的數(shù)量變得太大,無法直接連接到電路板上的焊盤,因此需要一種新的解決方案。答案是在管芯和元件基板之間引入一層金屬電路。

PCB設(shè)計人員將BGA的布線避開到連接到板其他層上的走線的過孔相同,該層上的布線將管芯焊盤連接到焊接到PCB的引腳上。組件中的金屬連接層稱為重新分布層(RDL)路由。

RDL路由的增強(qiáng)和增長

可以預(yù)料,IC的發(fā)展并沒有停滯不前,而且引腳數(shù)越來越多,組件變得越來越復(fù)雜。對于使用更復(fù)雜組件的IC設(shè)計人員來說,PCB設(shè)計人員遇到的難題是隨著引腳和間距尺寸的縮小以及引腳數(shù)量的增加而經(jīng)歷布線走線。

這些設(shè)計人員面臨著類似的挑戰(zhàn),即如何將信號從芯片中移出并到達(dá)元件基板上,以實現(xiàn)引腳與板的連接。為此,RDL的線條和空間需要縮小,并且還需要其他答案。

多年來,組件的創(chuàng)建已經(jīng)發(fā)生了巨大的變化,以適應(yīng)新設(shè)備的更高連接要求。扇出晶圓級封裝是一種新的IC封裝技術(shù),它為管芯周圍的連接留出了更多空間。

RDL的多層也用于路由這些連接,并且3D封裝技術(shù)也正在使用中。RDL布線的電鍍和蝕刻工藝的增強(qiáng)是縮小尺寸的另一個領(lǐng)域。隨著IC開發(fā)不斷增加新組件所需的連接數(shù)量,所有這些改進(jìn)將變得越來越重要。

這對于PCB高速布線意味著什么

隨著越來越多的功能被投入到我們在電路板上使用的BGA和其他高密度零件中,我們作為PCB設(shè)計師的工作將面臨越來越艱巨的挑戰(zhàn)。為了應(yīng)對這些挑戰(zhàn),需要在布局PCB設(shè)計時加緊游戲。

仔細(xì)布置組件的布局將成為必需,并且逃生路線將需要更加精確。設(shè)置和使用高速設(shè)計規(guī)則將成為PCB設(shè)計的標(biāo)準(zhǔn)模式,而不是簡單的選擇。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4689

    瀏覽量

    85699
  • PCB布線
    +關(guān)注

    關(guān)注

    20

    文章

    463

    瀏覽量

    42059
  • PCB設(shè)計軟件
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    10222
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3494

    瀏覽量

    4541
收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB設(shè)計EMI防控手冊:九大關(guān)鍵步驟詳解

    一站式PCBA智造廠家今天為大家講講高速PCB設(shè)計EMI有什么規(guī)則?高速PCB設(shè)計EMI九大關(guān)鍵規(guī)則。隨著電子產(chǎn)品信號上升沿時間的縮短和信號頻率的提高,電磁干擾(EMI)問題越來越受到
    的頭像 發(fā)表于 12-24 10:08 ?94次閱讀

    高速PCB設(shè)計指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號完整性問題的風(fēng)險,這種問題通常與高速數(shù)字設(shè)計相關(guān)。高速PCB設(shè)計和布局專注于創(chuàng)建不易受信號完整性、電源完整性和EMI/EMC問題影響的電路板
    的頭像 發(fā)表于 10-18 14:06 ?806次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>指南

    專業(yè)PCB設(shè)計,高速PCB設(shè)計,PCB設(shè)計外包, PCB Layout,PCB Design,PCB畫板公司,PCB設(shè)計公司,迅安通科技公司介紹

    專業(yè)PCB設(shè)計,高速PCB設(shè)計,PCB設(shè)計外包, PCB Layout,PCB Design,
    發(fā)表于 10-13 15:48

    芯片先進(jìn)封裝里的RDL

    文章來源:學(xué)習(xí)那些事 原文作者:新手求學(xué) RDL是一層布線金屬互連層,可將I/O重新分配到芯片的不同位置。 Redistribution layer(RDL)是將半導(dǎo)體封裝的一部分電連接到另一
    的頭像 發(fā)表于 09-20 16:29 ?861次閱讀
    芯片先進(jìn)封裝里的<b class='flag-5'>RDL</b>

    AM62 PCB設(shè)計逃逸布線應(yīng)用說明

    電子發(fā)燒友網(wǎng)站提供《AM62 PCB設(shè)計逃逸布線應(yīng)用說明.pdf》資料免費下載
    發(fā)表于 09-13 09:58 ?0次下載
    AM62 <b class='flag-5'>PCB設(shè)計</b>逃逸<b class='flag-5'>布線</b>應(yīng)用說明

    AM62x(AMC)PCB設(shè)計逃逸布線應(yīng)用說明

    電子發(fā)燒友網(wǎng)站提供《AM62x(AMC)PCB設(shè)計逃逸布線應(yīng)用說明.pdf》資料免費下載
    發(fā)表于 09-10 09:57 ?0次下載
    AM62x(AMC)<b class='flag-5'>PCB設(shè)計</b>逃逸<b class='flag-5'>布線</b>應(yīng)用說明

    AM62Px PCB設(shè)計迂回布線

    電子發(fā)燒友網(wǎng)站提供《AM62Px PCB設(shè)計迂回布線.pdf》資料免費下載
    發(fā)表于 08-29 10:08 ?0次下載
    AM62Px <b class='flag-5'>PCB設(shè)計</b>迂回<b class='flag-5'>布線</b>

    AM62x SiP PCB設(shè)計迂回布線

    電子發(fā)燒友網(wǎng)站提供《AM62x SiP PCB設(shè)計迂回布線.pdf》資料免費下載
    發(fā)表于 08-29 09:46 ?0次下載
    AM62x SiP <b class='flag-5'>PCB設(shè)計</b>迂回<b class='flag-5'>布線</b>

    PCB設(shè)計PCB制板的緊密關(guān)系

    。以下是它們之間的關(guān)系: PCB設(shè)計PCB制板的關(guān)系 1. PCB設(shè)計PCB設(shè)計是指在電子產(chǎn)品開發(fā)過程中,設(shè)計工程師使用專業(yè)的電子設(shè)計軟件創(chuàng)建電路板的布局和連接。在
    的頭像 發(fā)表于 08-12 10:04 ?518次閱讀

    PCB設(shè)計的EMC有哪些注意事項

    是否滿足ESD或者EMI防護(hù)設(shè)計要求,撇開原理圖設(shè)計,PCB設(shè)計一般需要我們從PCB布局和PCB布線兩個方面進(jìn)行審查,接下來為大家介紹關(guān)于PCB
    的頭像 發(fā)表于 06-12 09:49 ?624次閱讀

    高速pcb布線規(guī)則有哪些

    高速pcb布線規(guī)則有哪些 高速PCB布線規(guī)則 摘要:隨著電子技術(shù)的快速發(fā)展,
    的頭像 發(fā)表于 06-10 17:33 ?875次閱讀

    pcb電源布線規(guī)則分享 PCB電源布線的六大技巧

    PCB電源布線是印刷電路板設(shè)計中非常重要的一環(huán)。電源布線的好壞直接影響到電路的穩(wěn)定性和性能。本文將介紹幾個PCB電源布線的技巧,幫助大家在設(shè)
    發(fā)表于 05-16 11:50 ?1996次閱讀

    pcb設(shè)計布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布局布線原則及規(guī)則有哪些?PCB設(shè)計六大布線規(guī)則。在PCB設(shè)計中,
    的頭像 發(fā)表于 01-22 09:23 ?2125次閱讀

    高速PCB設(shè)計中,如何避免過孔帶來的負(fù)面效應(yīng)

    從設(shè)計的角度來看,一個過孔主要由兩個部分組成,一是中間的鉆孔(drill hole),二是鉆孔周圍的焊盤區(qū)。這兩部分的尺寸大小決定了過孔的大小。很顯然,在高速,高密度的PCB設(shè)計時,設(shè)計者總是希望過孔越小越好,這樣板上可以留有更多的布線
    發(fā)表于 01-05 15:36 ?400次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>中,如何避免過孔帶來的負(fù)面效應(yīng)

    PCB設(shè)計布線Cadence 20問

    Cadence Allegro現(xiàn)在幾乎成為高速板設(shè)計中實際上的工業(yè)標(biāo)準(zhǔn),版本是2011年5月發(fā)布的Allegro 16.5。和它前端產(chǎn)品 Capture 的結(jié)合,可完成高速、高密度、多層的復(fù)雜 PCB 設(shè)計
    發(fā)表于 01-05 15:34 ?582次閱讀