0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡(jiǎn)析單片機(jī)中的高阻態(tài)

GReq_mcu168 ? 來(lái)源:玩轉(zhuǎn)單片機(jī) ? 2020-08-05 10:12 ? 次閱讀

在我們剛一開(kāi)始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻,否則P0就是高阻態(tài)。

對(duì)這個(gè)問(wèn)題可能感到疑惑,為什么是高阻態(tài)?加上拉電阻?今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。

高阻態(tài)

高阻態(tài)這是一個(gè)數(shù)字電路里常見(jiàn)的術(shù)語(yǔ),指的是電路的一種輸出狀態(tài),既不是高電平也不是低電平。

如果高阻態(tài)再輸入下一級(jí)電路的話(huà),對(duì)下級(jí)電路無(wú)任何影響,和沒(méi)接一樣,如果用萬(wàn)用表測(cè)的話(huà)有可能是高電平也有可能是低電平,隨它后面接的東西定。

高阻態(tài)的實(shí)質(zhì)

電路分析時(shí)高阻態(tài)可做開(kāi)路理解,你可以把它看作輸出(輸入)電阻非常大。它的極限可以認(rèn)為懸空,也就是說(shuō)理論上高阻態(tài)不是懸空,它是對(duì)地或?qū)?a target="_blank">電源電阻極大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾乎是一樣的。

高阻態(tài)的意義

當(dāng)門(mén)電路的輸出上拉管導(dǎo)通而下拉管截止時(shí),輸出為高電平,反之就是低電平。如果當(dāng)上拉管和下拉管都截止時(shí),輸出端就相當(dāng)于浮空(沒(méi)有電流流動(dòng)),其電平隨外部電平高低而定,即該門(mén)電路放棄對(duì)輸出端電路的控制 。


典型應(yīng)用

在總線連接的結(jié)構(gòu)上。總線上掛有多個(gè)設(shè)備,設(shè)備于總線以高阻的形式連接。這樣在設(shè)備不占用總線時(shí)自動(dòng)釋放總線,以方便其他設(shè)備獲得總線的使用權(quán)。

大部分單片機(jī)I/O使用時(shí)都可以設(shè)置為高阻輸入。高阻輸入可以認(rèn)為輸入電阻是無(wú)窮大的,認(rèn)為I/O對(duì)前級(jí)影響極小,而且不產(chǎn)生電流(不衰減),而且在一定程度上也增加了芯片的抗電壓沖擊能力。

高阻態(tài)常用表示方法:高阻態(tài)常用字母 Z 表示。

在一個(gè)系統(tǒng)中或在一個(gè)整體中,我們往往定義了一些參考點(diǎn),就像我們常常說(shuō)的海平面,在單片中也是如此,我們無(wú)論說(shuō)是高電平還是低電平都是相對(duì)來(lái)說(shuō)的。明確了這一點(diǎn)對(duì)這一問(wèn)題可能容易理解。

單片機(jī)中的高阻態(tài)

在51單片機(jī),沒(méi)有連接上拉電阻的P0口相比有上拉電阻的P1口在I/O口引腳和電源之間相連是通過(guò)一對(duì)推挽狀態(tài)的FET來(lái)實(shí)現(xiàn)的,51具體結(jié)構(gòu)如下圖。

組成推挽結(jié)構(gòu),從理論上講是可以通過(guò)調(diào)配管子的參數(shù)輕松實(shí)現(xiàn)輸出大電流,提高帶載能力,兩個(gè)管子根據(jù)通斷狀態(tài)有四種不同的組合,上下管導(dǎo)通相當(dāng)于把電源短路了,這種情況下在實(shí)際電路中絕對(duì)不能出現(xiàn)。

從邏輯電路上來(lái)講,上管開(kāi)-下管關(guān)開(kāi)時(shí)IO與VCC直接相連,IO輸出低電平0,這種結(jié)構(gòu)下如果沒(méi)有外接上拉電阻,輸出0就是開(kāi)漏狀態(tài)(低阻態(tài)),因?yàn)镮/O引腳是通過(guò)一個(gè)管子接地的,并不是使用導(dǎo)線直接連接,而一般的MOS在導(dǎo)通狀態(tài)也會(huì)有mΩ極的導(dǎo)通電阻。

到這里就很清楚了,無(wú)論是低阻態(tài)還是高阻態(tài)都是相對(duì)來(lái)說(shuō)的,把下管子置于截止?fàn)顟B(tài)就可以把GND和I/O口隔離達(dá)到開(kāi)路的狀態(tài),這時(shí)候推挽一對(duì)管子是截止?fàn)顟B(tài),忽略讀取邏輯的話(huà)I/O口引腳相當(dāng)于與單片機(jī)內(nèi)部電路開(kāi)路,考慮到實(shí)際MOS截止時(shí)會(huì)有少許漏電流,就稱(chēng)作“高阻態(tài)”。

由于管子PN節(jié)帶來(lái)的結(jié)電容的影響,有的資料也會(huì)稱(chēng)作“浮空”,通過(guò)I/O口給電容充電需要一定的時(shí)間,那么IO引腳處的對(duì)地的真實(shí)電壓和水面浮標(biāo)隨波飄動(dòng)類(lèi)似了,電壓的大小不僅與外界輸入有關(guān)還和時(shí)間有關(guān),在高頻情況下這種現(xiàn)象是不能忽略的。

總之一句話(huà)高阻態(tài)是一個(gè)相對(duì)概念。在使用的時(shí)候我們只要按照要求去做,讓我們加上拉我們就加上,都是有一定道理的。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 單片機(jī)
    +關(guān)注

    關(guān)注

    6037

    文章

    44564

    瀏覽量

    635920
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1606

    瀏覽量

    80658
  • 高阻態(tài)
    +關(guān)注

    關(guān)注

    0

    文章

    18

    瀏覽量

    15523

原文標(biāo)題:純干貨!簡(jiǎn)析單片機(jī)中的高阻態(tài)

文章出處:【微信號(hào):mcu168,微信公眾號(hào):硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    單片機(jī)Debug工具性能對(duì)比 單片機(jī)調(diào)試常用命令

    單片機(jī)(Microcontroller Unit, MCU)調(diào)試是嵌入式開(kāi)發(fā)的一個(gè)重要環(huán)節(jié),它幫助開(kāi)發(fā)者發(fā)現(xiàn)和修復(fù)代碼的錯(cuò)誤,優(yōu)化程序性能。不同的單片機(jī)和開(kāi)發(fā)環(huán)境可能使用不同的調(diào)試
    的頭像 發(fā)表于 12-19 09:56 ?281次閱讀

    DAC3162EVM的輸入阻抗不是態(tài),怎么連接比較器和DAC呀?

    利用一個(gè)比較器生成43M 5V的方波,輸入到DAC,但比較器需要后接態(tài)的芯片,DAC3162EVM的輸入阻抗不是
    發(fā)表于 11-21 06:22

    單片機(jī)在工業(yè)自動(dòng)化的應(yīng)用

    用電器、汽車(chē)電子和工業(yè)控制系統(tǒng)。在工業(yè)自動(dòng)化,單片機(jī)因其可靠性、靈活性和成本效益而受到青睞。 2. 單片機(jī)的特點(diǎn) 低成本 :單片機(jī)的價(jià)格相對(duì)較低,適合大規(guī)模部署。 高性能 :現(xiàn)代
    的頭像 發(fā)表于 11-01 14:15 ?335次閱讀

    單片機(jī)的中斷機(jī)制

    單片機(jī)的中斷機(jī)制是一種重要的處理方式,它允許單片機(jī)在執(zhí)行主程序的過(guò)程,能夠暫停當(dāng)前任務(wù),轉(zhuǎn)而處理外部或內(nèi)部緊急事件。這種機(jī)制極大地提高了系統(tǒng)的響應(yīng)速度和處理能力,使得單片機(jī)在各種應(yīng)用
    的頭像 發(fā)表于 10-17 18:03 ?763次閱讀

    單片機(jī)燒錄程序用什么軟件

    單片機(jī)燒錄程序是單片機(jī)開(kāi)發(fā)過(guò)程的一個(gè)重要環(huán)節(jié),涉及到將編寫(xiě)好的程序代碼通過(guò)燒錄器寫(xiě)入單片機(jī)的ROM,以實(shí)現(xiàn)對(duì)
    的頭像 發(fā)表于 09-02 10:05 ?1327次閱讀

    OPA548 DIS是態(tài)還是什么狀態(tài)?

    如圖:支持利用E/S腳的EN/DIS功能, 想知道 1.DIS是態(tài)還是什么狀態(tài), 2.1. 從有輸輸出到輸入DIS電平,到輸出延時(shí)時(shí)間是多少 2.2.從DIS無(wú)輸出到輸入EN電平,到輸出延時(shí)時(shí)間是多少 電流分別有:100
    發(fā)表于 09-02 06:54

    單片機(jī)復(fù)位電路的電容是什么電容?

    單片機(jī)復(fù)位電路的電容是一種特殊類(lèi)型的電容,通常被稱(chēng)為“去耦電容”或“旁路電容”。這種電容的主要作用是在單片機(jī)的電源線路中提供一個(gè)低阻抗的路徑,以便在電源電壓發(fā)生瞬變時(shí),能夠迅速地吸收或釋放
    的頭像 發(fā)表于 08-06 10:31 ?816次閱讀

    STM8單片機(jī)的IO口是否可實(shí)現(xiàn)三態(tài):輸出高電平、低電平、態(tài)

    大家好: 請(qǐng)教一下大家,STM8單片機(jī)的IO口是否可實(shí)現(xiàn)三態(tài):輸出高電平、低電平、態(tài)。
    發(fā)表于 05-07 07:07

    巖土工程監(jiān)測(cè)振弦采集儀的布設(shè)方案及實(shí)施步驟簡(jiǎn)

    巖土工程監(jiān)測(cè)振弦采集儀的布設(shè)方案及實(shí)施步驟簡(jiǎn) 巖土工程監(jiān)測(cè),河北穩(wěn)控科技振弦采集儀是一種常用的地下水位和土層壓縮性監(jiān)測(cè)工具。它通過(guò)采集振弦的振動(dòng)信號(hào)來(lái)確定地下水位和土層的壓縮性,
    的頭像 發(fā)表于 05-06 13:25 ?259次閱讀
    巖土工程監(jiān)測(cè)<b class='flag-5'>中</b>振弦采集儀的布設(shè)方案及實(shí)施步驟<b class='flag-5'>簡(jiǎn)</b><b class='flag-5'>析</b>

    cyt2b7 adc引腳懸空時(shí),串聯(lián)在adc引腳上的電阻有0.1v的分壓,難道adc懸空時(shí)引腳不是態(tài)?

    adc引腳懸空時(shí),串聯(lián)在adc引腳上的電阻有0.1v的分壓,難道adc懸空時(shí),引腳不是態(tài)?
    發(fā)表于 03-05 08:20

    psoc6在進(jìn)入睡眠前配置了spi的口為態(tài),spi無(wú)法正常工作是為什么?

    程序屏蔽掉配置態(tài)的代碼才能正常工作,請(qǐng)問(wèn)是否我在睡眠喚醒后需要從新配置一下io口,在哪里配置,有參考代碼嗎?
    發(fā)表于 02-21 06:16

    請(qǐng)問(wèn)PSOC CREATOR 4.2如何配置未使用的IO為態(tài)降低低功耗?

    現(xiàn)在需要實(shí)現(xiàn)低功耗,手冊(cè)說(shuō)需要把未使用的IO配置為態(tài),請(qǐng)問(wèn)應(yīng)該如何配置?
    發(fā)表于 02-18 08:27

    單片機(jī)中斷功能及其應(yīng)用

    事件的響應(yīng)和處理。它具有實(shí)時(shí)性好、可靠性、效率高等優(yōu)點(diǎn),廣泛應(yīng)用于各種電子設(shè)備和系統(tǒng)。 一、單片機(jī)中斷的基本概念 單片機(jī)中斷是一種可以在程序執(zhí)行的任何地方改變程序的正常執(zhí)行的功能。
    的頭像 發(fā)表于 01-30 14:45 ?5528次閱讀

    tc3xx休眠時(shí)mcu pin可以是態(tài)嗎?如何設(shè)置?

    tc3xx,休眠時(shí)mcu pin可以是態(tài)嗎?如何設(shè)置?
    發(fā)表于 01-19 08:26

    Verilog的三態(tài)門(mén)與雙向信號(hào)詳解

    在數(shù)字電路,邏輯輸出有兩個(gè)正常態(tài):低電平狀態(tài)(對(duì)應(yīng)邏輯0)和高電平狀態(tài)(對(duì)應(yīng)邏輯1)。此外,電路還有不屬于0和1狀態(tài)的態(tài)
    的頭像 發(fā)表于 01-11 10:10 ?9069次閱讀
    Verilog<b class='flag-5'>中</b>的三<b class='flag-5'>態(tài)</b>門(mén)與雙向信號(hào)詳解