加利福尼亞州圣何塞 , Dec。 1,2015 /PRNewswire/- 凱德斯設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克股票代碼:CDNS)今天宣布推出新的Virtuoso?Advanced-Node平臺(tái),該平臺(tái)可用于所有先進(jìn)的10nm FinFET設(shè)計(jì)。這種下一代定制設(shè)計(jì)平臺(tái)可將設(shè)計(jì)人員的工作效率提高5倍,并為新興的7nm技術(shù)提供初始支持。
為了應(yīng)對(duì)高級(jí)節(jié)點(diǎn)FinFET設(shè)計(jì)帶來(lái)的挑戰(zhàn),Cadence?Virtuoso高級(jí)節(jié)點(diǎn)平臺(tái)的創(chuàng)新功能使設(shè)計(jì)人員能夠更好地管理復(fù)雜性和過(guò)程效果。關(guān)鍵功能包括:
多圖案化和顏色感知布局:支持四個(gè)以上的多圖案層進(jìn)行設(shè)計(jì)分解,使用戶(hù)可以更高效地工作通過(guò)訪問(wèn)各種著色選項(xiàng)
電感設(shè)計(jì)(EAD):允許設(shè)計(jì)人員在設(shè)計(jì)周期中解決寄生和電遷移(EM)效應(yīng),而不是等到設(shè)計(jì)完成,從而將設(shè)計(jì)周期時(shí)間縮短了30%
基于模塊生成器(ModGen)的設(shè)備陣列流程:支持陣列內(nèi)路由,大大減少了設(shè)計(jì)迭代次數(shù)并將設(shè)計(jì)人員的工作效率提高多達(dá)25倍
10nm自定義布線:支持新的設(shè)計(jì)規(guī)則,大大簡(jiǎn)化了布局創(chuàng)建,并最大限度地減少了在10nm工藝設(shè)計(jì)時(shí)普遍存在的著色誤差
設(shè)計(jì)中的物理驗(yàn)證系統(tǒng)(iPVS):使布局工程師能夠即時(shí)檢測(cè)和f正在實(shí)施設(shè)計(jì)時(shí)出現(xiàn)ix錯(cuò)誤,這可以大大減少設(shè)計(jì)規(guī)則錯(cuò)誤,同時(shí)將整體設(shè)計(jì)人員的工作效率提高多達(dá)15%
-
PCB打樣
+關(guān)注
關(guān)注
17文章
2968瀏覽量
21722 -
華強(qiáng)PCB
+關(guān)注
關(guān)注
8文章
1831瀏覽量
27781 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43067
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論