HBM PHY的作用 以及驗(yàn)證方面的一些難點(diǎn)介紹

由于制造技術(shù)的進(jìn)步，存儲(chǔ)系統(tǒng)在過去幾年中發(fā)展了很多。高帶寬存儲(chǔ)器（HBM）是最新類型的存儲(chǔ)器芯片的一個(gè)例子，它可以支持低功耗，超寬通信通道和堆疊配置。 HBM子系統(tǒng)涉及不同類型的存儲(chǔ)器控制器（全速，半速），HBM PHY和HBM DRAM。 HBM子系統(tǒng)適用于涉及高性能圖形和計(jì)算，高端網(wǎng)絡(luò)和通信設(shè)備以及需要大量內(nèi)存的處理器的應(yīng)用。由于其關(guān)鍵的最終應(yīng)用程序角色，驗(yàn)證HBM子系統(tǒng)中涉及的所有設(shè)計(jì)組件至關(guān)重要。在這里，我們將討論HBM PHY的作用，以及主要的驗(yàn)證方面/挑戰(zhàn)。

簡介

HBM PHY是整個(gè)HBM系統(tǒng)解決方案的關(guān)鍵要素。 HBM PHY通常通過DFI接口從存儲(chǔ)器控制器接收HBM DRAM row-col命令，數(shù)據(jù)，奇偶校驗(yàn)等，并將它們與HBM DRAM接口一起傳遞給HBM存儲(chǔ)器。它處理兩種不同的接口，支持DFI接口的多種頻率比。理想情況下，HBM PHY需要支持所有HBM存儲(chǔ)器功能，如頻率比，數(shù)據(jù)速率，存儲(chǔ)器大小，偽通道模式，傳統(tǒng)模式，DBI，DM等.HBM PHY可以在子系統(tǒng)級(jí)別和塊級(jí)別進(jìn)行驗(yàn)證，具有不同的，供應(yīng)商特定的內(nèi)存控制器和HBM內(nèi)存。

驗(yàn)證策略

圖1驗(yàn)證策略流程

要驗(yàn)證HBM PHY設(shè)計(jì)，我們需要以下組件：HBM內(nèi)存控制器或DFI驅(qū)動(dòng)程序UVC（通用）驗(yàn)證組件）用于驅(qū)動(dòng)DFI接口：

DFI接口信號(hào)可能是特定于實(shí)現(xiàn)的，但它們應(yīng)遵循所謂的DFI3.1協(xié)議。供應(yīng)商特定的內(nèi)存控制器可以是單端口或雙端口。 DFI接口涉及控制接口，寫數(shù)據(jù)接口，讀數(shù)據(jù)接口，更新接口，狀態(tài)接口和培訓(xùn)接口的階段0和階段1信號(hào)。當(dāng)選擇頻率比1時(shí)，控制器將僅以與HBM DRAM存儲(chǔ)器時(shí)鐘頻率相同的頻率驅(qū)動(dòng)0相信號(hào)（* p0）。支持頻率比為2的控制器將在兩個(gè)階段上驅(qū)動(dòng)：phase0（* p0）和phase1（* p1），占DRAM內(nèi)存時(shí)鐘頻率的一半。

AMBA APB總線可用于配置和初始化用于HBM DRAM的存儲(chǔ)器控制器，如DM，DBI，延遲等。存儲(chǔ)器地址和數(shù)據(jù)可以使用AMBA AXI總線或任何供應(yīng)商專用接口提供。一旦通過APB接口初始化和配置存儲(chǔ)器控制器，存儲(chǔ)器控制器將獲得讀寫地址并通過AXI總線或其他供應(yīng)商特定接口寫入數(shù)據(jù)。 APB/AXI/供應(yīng)商特定的UVC將用作存儲(chǔ)器控制器的配置和數(shù)據(jù)驅(qū)動(dòng)程序。

完全隨機(jī)化，時(shí)序控制，無縫事務(wù)，row-col命令控制＆amp;但是，內(nèi)存控制器不支持很少的模式操作。因此，功能驗(yàn)證可能存在覆蓋漏洞。為了實(shí)現(xiàn)完全隨機(jī)化，時(shí)序控制，基于命令控制系統(tǒng)Verilog -UVM的DFI UVC用于驅(qū)動(dòng)DFI信號(hào)。

用于接收DRAM寫入讀取的HBM內(nèi)存

供應(yīng)商特定的HBM內(nèi)存可用于連接HBM PHY HBM JEDEC接口。該HBM存儲(chǔ)器將從HBM PHY接收HBM命令，數(shù)據(jù)，數(shù)據(jù)掩碼，奇偶校驗(yàn)等。通常，所有內(nèi)存模型都提供內(nèi)置協(xié)議斷言。每個(gè)HBM設(shè)備都具有特定于供應(yīng)商的功能，功能和時(shí)序。 HBM內(nèi)存模型將在VCS/IUS/Questa工具中加密;因此，驗(yàn)證環(huán)境應(yīng)與所有工具兼容。應(yīng)根據(jù)HBM內(nèi)存的所有支持功能驗(yàn)證HBM PHY。

DFI Monitor，HBM Monitor

DFI監(jiān)視器將捕獲row-col地址;從DFI接口寫入數(shù)據(jù)，讀取數(shù)據(jù)，數(shù)據(jù)掩碼，數(shù)據(jù)總線反轉(zhuǎn)等信息。在寫入操作期間，它將基于DBI和DM值存儲(chǔ)寫入數(shù)據(jù)，并且在讀取操作期間，它將讀取的數(shù)據(jù)與先前存儲(chǔ)的寫入數(shù)據(jù)進(jìn)行比較。類似地，HBM監(jiān)視器將僅捕獲駐留在HBM DRAM接口中的row-col地址，寫入數(shù)據(jù)，讀取數(shù)據(jù)，數(shù)據(jù)掩碼，數(shù)據(jù)總線反轉(zhuǎn)等信息。由于DFI監(jiān)視器正在執(zhí)行相同操作，因此無需在HBM監(jiān)視器中進(jìn)行內(nèi)存寫入讀取比較。 DFI監(jiān)視器應(yīng)支持頻率比為1和2。兩個(gè)監(jiān)視器都是用UVM方法開發(fā)的，并為其他驗(yàn)證組件提供HBM數(shù)據(jù)包。

DFI接口和DRAM接口之間的記分板

記分板將獲得HBM來自DFI監(jiān)視器和HBM監(jiān)視器的數(shù)據(jù)包。在寫入傳輸?shù)那闆r下，將來自DFI監(jiān)視器的HBM數(shù)據(jù)包與來自HBM監(jiān)視器的HBM數(shù)據(jù)包進(jìn)行比較。 HBM監(jiān)測的HBM數(shù)據(jù)包與DFI監(jiān)測的HBM數(shù)據(jù)包進(jìn)行比較。

驗(yàn)證挑戰(zhàn)

主要是行為內(nèi)存模型已加密，因此調(diào)試仍然是一項(xiàng)挑戰(zhàn)。但是內(nèi)存斷言會(huì)記錄任何HBM DRAM時(shí)序違規(guī)。 DFI，HBM監(jiān)視器和記分板將幫助調(diào)試問題。

頻率比1：2在DFI驅(qū)動(dòng)程序和DFI監(jiān)視器中實(shí)現(xiàn)。 DFI接口需要以HBM時(shí)鐘頻率的一半頻率驅(qū)動(dòng)2個(gè)不同相位（P0和P1）的信號(hào)。

存儲(chǔ)器控制器和其他存儲(chǔ)器設(shè)備的功能限制將無法完全驗(yàn)證HBM PHY。 DFI UVC可以克服內(nèi)存控制器的局限性，這意味著不同的內(nèi)存模型可以集成到測試平臺(tái)中以覆蓋全部功能。

驗(yàn)證環(huán)境應(yīng)該是工具（VCS，IUS，Questa） - 獨(dú)立作為內(nèi)存模型可以在任何工具中加密 - IUS，VCS，Questa。基于System Verilog-UVM的驗(yàn)證環(huán)境將提供獨(dú)立于工具的平臺(tái)。

處理全速和半速模式的無縫寫入/讀取，在DFI驅(qū)動(dòng)程序，DFI監(jiān)視器，HBM監(jiān)視器中需要系統(tǒng)架構(gòu)。

使用APB接口初始化和配置所有內(nèi)存控制器需要測試芯片級(jí)驗(yàn)證，這需要大約10分鐘的模擬時(shí)間。因此，調(diào)試時(shí)間會(huì)增加。

常見問題

時(shí)間違規(guī)和寫入讀取內(nèi)存模型的延遲限制將產(chǎn)生錯(cuò)誤的讀取數(shù)據(jù)，主要是“x”。

門級(jí)仿真將為設(shè)計(jì)中的未初始化的觸發(fā)器產(chǎn)生“x”。工具＆amp;使用開關(guān)設(shè)計(jì)特定的初始化以初始化具有某些已知值的所有觸發(fā)器將有助于克服此問題