從SPICE到QSPICE，電路仿真助力電源設(shè)計(jì)更節(jié)能

1970年在伯克利（Berkeley）誕生的SPICE集成電路仿真程序，已成為集成電路仿真器的標(biāo)桿，并于2011年榮獲IEEE頒發(fā)的“電氣工程與計(jì)算技術(shù)里程碑”獎(jiǎng)項(xiàng)。這一工具帶來(lái)對(duì)元件建模并模擬其行為的能力，賦能一代又一代的工程師；不僅包括芯片設(shè)計(jì)師，還涵蓋各類電路與系統(tǒng)開發(fā)人員。

這使得他們能夠快速創(chuàng)建設(shè)計(jì)原型并迭代設(shè)計(jì)，迅速預(yù)測(cè)針對(duì)不同工作條件的性能，在構(gòu)建硬件之前進(jìn)行優(yōu)化（這通常是一個(gè)成本高昂且資源密集的過程），更快、更有效地分析和優(yōu)化設(shè)計(jì)，以加速項(xiàng)目的成功完成?？偠灾抡媸沟迷O(shè)計(jì)者能夠先于硬件部署實(shí)現(xiàn)設(shè)計(jì)和優(yōu)化，避免更高的成本或消耗更大的資源。

應(yīng)對(duì)設(shè)計(jì)復(fù)雜性

盡管仿真工具持續(xù)進(jìn)化，提供了眾多改進(jìn)，但工程師們面臨的挑戰(zhàn)仍日益加劇。全世界都期待電子和半導(dǎo)體領(lǐng)域的創(chuàng)新者能夠解決當(dāng)下的難題，由此讓系統(tǒng)設(shè)計(jì)變得愈發(fā)復(fù)雜；性能預(yù)期不斷提高，設(shè)計(jì)裕量不斷縮小，上市時(shí)間壓力也持續(xù)增大。

特別是，當(dāng)前的電源設(shè)計(jì)正越來(lái)越多地轉(zhuǎn)向更高級(jí)別的架構(gòu)，包括高效拓?fù)浜?a href="http://wenjunhu.com/tags/數(shù)字電源/" target="_blank">數(shù)字電源。因此，工程師們現(xiàn)在希望通過人工智能進(jìn)行更大量的數(shù)字仿真，以推動(dòng)日益復(fù)雜的設(shè)計(jì)以及電源和射頻工作。

仿真工具的改進(jìn)

誠(chéng)然，如今許多工程師之所以能享受到仿真器功能的一些提升，得益于他們桌面臺(tái)式計(jì)算機(jī)更強(qiáng)大的計(jì)算能力；其中的關(guān)鍵進(jìn)展包括可提供高存儲(chǔ)密度和快速響應(yīng)的固態(tài)硬盤、普遍更快的處理器，以及特別是GPU的采用。這種向異構(gòu)處理的轉(zhuǎn)變已成為行業(yè)內(nèi)的普遍趨勢(shì)。在SPICE引擎中，它們實(shí)現(xiàn)了數(shù)據(jù)渲染時(shí)間近10萬(wàn)倍的加速，從而使工具能夠快速、準(zhǔn)確地在屏幕上顯示結(jié)果?，F(xiàn)在，顯示波形中的每個(gè)數(shù)據(jù)點(diǎn)已成為可能；而在過去，如此詳細(xì)程度的渲染是不可能做到的。

另一方面，仿真工具本身也經(jīng)歷了一系列內(nèi)在的強(qiáng)化，包括SPICE建模引擎的改進(jìn)，確保了更高的準(zhǔn)確性以及增強(qiáng)的功率與模擬仿真能力。

此外，還有一些顯著的錯(cuò)誤得到修復(fù)；某些商業(yè)工具中包含的執(zhí)行錯(cuò)誤，可以追溯到原始伯克利SPICE軟件的代碼，而這些錯(cuò)誤會(huì)導(dǎo)致半導(dǎo)體器件的I-V曲線出現(xiàn)不連續(xù)。Qorvo開發(fā)的QSPICE電路仿真器修正了這些錯(cuò)誤，釋放了SPICE引擎用于模擬電路仿真的真正實(shí)力?，F(xiàn)在，隨著這些不連續(xù)性的消除，仿真可以更加準(zhǔn)確和可靠地完成——這是邁向更高速、更可靠仿真的重要一步。

圖1，改進(jìn)的I-V曲線

全新的數(shù)字功能

同樣令人耳目一新的是QSPICE應(yīng)對(duì)海量數(shù)字電路的仿真能力，這使得處理原理圖捕獲，以及編譯和運(yùn)行數(shù)字代碼成為可能。這些功能通常在易于獲取且價(jià)格適中的工具中并不常見，更不用說免費(fèi)工具了。過去，SPICE工具純粹針對(duì)模擬電路仿真；而如今，只需點(diǎn)擊一個(gè)按鈕就可以編譯Verilog或C++代碼，并快速同時(shí)運(yùn)行高速數(shù)字仿真與模擬仿真。

這有助于克服一些利用人工智能（AI）和機(jī)器學(xué)習(xí)（ML）開發(fā)應(yīng)用時(shí)遇到的挑戰(zhàn)。工程師可將開源RISC-V處理器的代碼庫(kù)加載到QSPICE代碼模塊中進(jìn)行編譯。隨后，他們可以加載在RISC-V上運(yùn)行的TinyML算法代碼，并將其與電機(jī)驅(qū)動(dòng)器和電機(jī)模型一起進(jìn)行仿真，實(shí)現(xiàn)模擬仿真的同步運(yùn)行。

另一個(gè)例子涉及實(shí)現(xiàn)更高效電池充電或最大化充電周期次數(shù)的系統(tǒng)開發(fā)。如今，我們可以將電池模型加入仿真并快速運(yùn)行機(jī)器學(xué)習(xí)算法。因此，無(wú)需構(gòu)建物理測(cè)試臺(tái)，或處理大型電機(jī)或電池實(shí)驗(yàn)帶來(lái)的額外顧慮，就能解決電源設(shè)計(jì)難題。

此外，時(shí)間步長(zhǎng)控制的可能性進(jìn)一步擴(kuò)大了設(shè)計(jì)師應(yīng)對(duì)電源設(shè)計(jì)挑戰(zhàn)的范圍。時(shí)間步長(zhǎng)控制有助于準(zhǔn)確、高效地仿真電力電子電路，助力設(shè)計(jì)人員深入洞悉快速開關(guān)事件、非線性，及動(dòng)態(tài)行為。

借助時(shí)間步長(zhǎng)控制，仿真可以在關(guān)鍵事件中自動(dòng)調(diào)整為更小的時(shí)間間隔，來(lái)捕捉動(dòng)態(tài)響應(yīng)，或噪聲及紋波效應(yīng)。它有助于分析系統(tǒng)的瞬態(tài)響應(yīng)或開關(guān)波形的快速上升和下降時(shí)間。在較慢變化周期設(shè)置較大的時(shí)間步長(zhǎng)固然可以降低計(jì)算成本，然而在快速開關(guān)事件期間靈活使用較小的時(shí)間步長(zhǎng)可以獲得更高的精度。

圖2a，功率損耗與時(shí)間步長(zhǎng)電路

圖2b和圖2c，功率損耗與時(shí)間步長(zhǎng)

滿足精度要求

需要仿真的系統(tǒng)日趨復(fù)雜，對(duì)精確分析的需求也在不斷增強(qiáng)；其中，功率分析便是一個(gè)尤為相關(guān)的例子。無(wú)論是從產(chǎn)品性能的角度，還是在可持續(xù)發(fā)展的維度來(lái)看，功耗都至關(guān)重要——它影響著電動(dòng)汽車（EV）的續(xù)航里程、無(wú)繩工具的運(yùn)行時(shí)間、每瓦特可再生能源成本等諸多指標(biāo)。目前，許多設(shè)備的功耗已達(dá)到納安級(jí)別。因此，除了精度之外，實(shí)現(xiàn)合適的分辨率也極具挑戰(zhàn)性。

更貼近現(xiàn)實(shí)

雖然復(fù)雜性和精度等問題持續(xù)帶來(lái)挑戰(zhàn)，但有些需求始終如一——用戶希望仿真結(jié)果盡可能接近真實(shí)情況，而工具開發(fā)人員也始終致力于這一目標(biāo)的達(dá)成。

這一切的實(shí)現(xiàn)，都要求避免對(duì)存儲(chǔ)和仿真執(zhí)行時(shí)間等系統(tǒng)資源提出過高需求。QSPICE仿真器可以高速執(zhí)行數(shù)字仿真，因?yàn)槊枋鰯?shù)字邏輯的Verilog或C++源代碼已編譯成原生桌面處理器目標(biāo)代碼。

結(jié)論

電路仿真技術(shù)已取得了長(zhǎng)足的進(jìn)步，但它將始終追逐著一個(gè)不僅在前行，并且在持續(xù)加速的目標(biāo)；這場(chǎng)旅程永無(wú)止境，進(jìn)步本身也在不斷自我推動(dòng)。工具助力技術(shù)的發(fā)展，這些發(fā)展的成果——特別是速度更快、效率更高的處理器——?jiǎng)t能夠進(jìn)一步改善建模過程。如今，隨著大規(guī)模數(shù)字仿真功能的加入，以及對(duì)SPICE引擎準(zhǔn)確性的提升和整體性的改進(jìn)，諸如QSPICE仿真器這樣的工具已經(jīng)準(zhǔn)備好為電源轉(zhuǎn)換、電動(dòng)汽車和人工智能等領(lǐng)域的前沿項(xiàng)目帶來(lái)支持。