CMOS集成電路設計（三）：CMOS設計注意事項 - 全文

　　（1）使用TTL集成電路注意事項

　?、賂TL集成電路的電源電壓不能高于＋5.5V使用，不能將電源與地顛倒錯接，否則將會因為過大電流而造成器件損壞。

　?、陔娐返母鬏斎攵瞬荒苤苯优c高于＋5.5V和低于-0.5V的低內阻電源連接，因為低內阻電源能提供較大的電流，導致器件過熱而燒壞。

　?、鄢龖B(tài)和集電極開路的電路外，輸出端不允許并聯(lián)使用。如果將 圖T306雙列直插集電極開路的門電路輸出端并聯(lián)使用而使電路具有線與功能時，應在其輸出端加一個預先計算好的上拉負載電阻到VCC端。

　?、茌敵龆瞬辉试S與電源或地短路。否則可能造成器件損壞。但可以通過電阻與地相連，提高輸出電平。

　　⑤在電源接通時，不要移動或插入集成電路，因為電流的沖擊可能會造成其永久性損壞。

　　⑥多余的輸入端最好不要懸空。雖然懸空相當于高電平，并不影響與非門的邏輯功能，但懸空容易受干擾，有時會造成電路的誤動作，在時序電路中表現(xiàn)更為明顯。因此，多余輸入端一般不采用懸空辦法，而是根據(jù)需要處理。例如：與門、與非門的多余輸入端可直接接到VCC上；也可將不同的輸入端通過一個公用電阻（幾千歐）連到VCC上；或將多余的輸入端和使用端并聯(lián)。不用的或門和或非門等器件的所有輸入端接地，也可將它們的輸出端連到不使用的與門輸入端上。如圖T307所示。

　　對觸發(fā)器來說，不使用的輸入端不能懸空，應根據(jù)邏輯功能接人電平。輸入端連線應盡量短，這樣可以縮短時序電路中時鐘信號沿傳輸線的延遲時間。一般不允許將觸發(fā)器的輸出直接驅動指示燈、電感負載、長線傳輸，需要時必須加緩沖門。

　?。?）使用CMOS電路的注意事項

　　CMOS集成電路由于輸入電阻很高，因此極易接受靜電電荷。為了防止產生靜電擊穿，生產CMOS時，在輸入端都要加上標準保護電路，但這并不能保證絕對安全，因此使用CMOS集成電路時，必須采取以下預防措施。

　　①存放CMOS集成電路時要屏蔽，一般放在金屬容器中，也可以用金屬箔將引腳短路。

　　②CMOS集成電路可以在很寬的電源電壓范圍內提供正常的邏輯功能，但電源的上限電壓（即使是瞬態(tài)電壓）不得超過電路允許極限值、…電源的下限電壓（即使是瞬態(tài)電壓）不得低于

　　系統(tǒng)工作所必需的電源電壓最低值Vmin，更不得低于VSS。

　　③焊接CMOS集成電路時，一般用20Ｗ內熱式電烙鐵，而且烙鐵要有良好的接地線。也可以利用電烙鐵斷電后的余熱快速焊接。禁止在電路通電的情況下焊接。

　?、転榱朔乐馆斎攵吮Ｗo二極管因正向偏置而引起損壞，輸入電壓必須處在VDD 和VSS之間，即VSS＜ｕ1＜VDD。

　?、菡{試CMOS電路時，如果信號電源和電路板用兩組電源，則剛開機時應先接通電路板電源，后開信號源電源。關機時則應先關信號源電源，后斷電路板電源。即在CMOS本身還沒有接通電源的情況下，不允許有輸入信號輸入。

　?、?多余輸入端絕對不能懸空。否則不但容易受外界噪聲干擾，而且輸入電位不定，破壞了正常的邏輯關系，也消耗不少的功率。因此，應根據(jù)電路的邏輯功能需要分別情況加以處理。例如：與門和與非門的多余輸入端應接到VDD或高電平；或門和或非門的多余輸入端應接到VSS或低電平；如果電路的工作速度不高，不需要特別考慮功耗時，也可以將多余的輸入端和使用端并聯(lián)。如圖T308所示。

　　以上所說的多余輸入端，包括沒有被使用但已接通電源的CMOS電路所有輸入端。例如，一片集成電路上有4個與門，電路中只用其中一個，其它三個門的所有輸入端必須按多余輸入端處理。

　?、咻斎攵诉B接長線時，由于分布電容和分布電感的影響，容易構成LC振蕩，可能使輸入保護二極管損壞，因此必須在輸入端串接一個10~20kΩ的保護電阻R，如圖T309所示。

　?、郈MOS電路裝在印刷電路板上時，印刷電路板上總有輸入端，當電路從機器中拔出時，輸入端必然出現(xiàn)懸空，所以應在各輸入端上接入限流保護電阻，如圖T309所示。如果要在印刷電路板上安裝CMOS集成電路，則必須在與它有關的其它元件安裝之后再裝CMOS電路，避免CMOS器件輸入端懸空。

　?、岵灏坞娐钒咫娫床孱^時，應該注意先切斷電源，防止在插拔過程中燒壞CMOS的輸入端保護二極管。