CMOS集成電路的特性介紹

了解CMOS集成電路的技術(shù)參數(shù)及特性，有助于更好地幫助我們提高集成電路的設(shè)計(jì)效率，也能進(jìn)一步鞏固我們的自身基礎(chǔ)知識(shí)，所以今天我們將詳談CMOS集成電路的技術(shù)參數(shù)及特性。

1.標(biāo)稱邏輯電平

門電路的邏輯功能是通過指定高電平表示1，低電平表示0來實(shí)現(xiàn)的。這種表示邏輯值1和0的理想電平值，記為U(1)和U(0)，稱為標(biāo)稱邏輯電平。標(biāo)稱邏輯電平分別為U( 1)=5V，U(0)=0V。

2.開門電平U0H與關(guān)門電平U0L

實(shí)際門電路中，高電平和低電平都不可能是標(biāo)稱邏輯電平，而是在偏離這一數(shù)值的一個(gè)范圍內(nèi)。若用非U()，非U(0)分別表示高低兩個(gè)電平的兩個(gè)允許偏離值，那么在偏離范圍內(nèi)都可稱為1， 0。我們把表示邏輯值1的最小高電平UOH(min)稱為開門電平，表示邏輯值0的最大低電平UOL(max)稱為關(guān)門電平。

3.輸入高電平電流IIH和輸入低電平電流IIL

作為負(fù)載的門電路，當(dāng)某一輸入端輸入高電平，其余輸入端接低電平時(shí)，流入該輸入端的電流稱為拉出前級(jí)門電路輸出端的電流。作為負(fù)載的門電路，當(dāng)某一輸入端輸入低電平，其余輸入端接高電平時(shí)，從該輸入端流出的電流稱為灌入前級(jí)輸出端的電流。

4.輸出高電平電流IOH和輸出低電平電流I0L

I0H是指輸出高電平時(shí)流出該輸出端的電流，它反映了門電路帶拉電流負(fù)載的能力。IOL是指輸出低電平時(shí)流入該輸出端的電流，它反映了門電路帶灌電流負(fù)載的能力。

5.扇入系數(shù)Nr

門電路允許的輸入端數(shù)月，稱為該門電路的扇入系數(shù)。一般門電路的扇入系數(shù)為1-5，最多不超過8。實(shí)際應(yīng)用中若要求門電路的輸入端數(shù)目超過它的扇入系數(shù)，可使用與擴(kuò)展器或者或擴(kuò)展器來增加輸入端數(shù)目，也可改用分級(jí)實(shí)現(xiàn)的方法。

實(shí)際應(yīng)用中若要求門電路的輸入端數(shù)目小于它的扇入系數(shù)，可將多余的輸入端接高電平或低電平，這取決于門電路的邏輯功能。

6.扇出系數(shù)Nc

門電路通常只有一個(gè)輸出端，但它能與下一級(jí)的多個(gè)門的輸入端連接。一個(gè)門的輸出端所能連接的下一級(jí)門輸入端的個(gè)數(shù)稱為該門電路的扇出系數(shù)，或稱負(fù)載能力。TTL一般門電路的扇出系數(shù)為8，驅(qū)動(dòng)門的扇出系數(shù)可達(dá)25。CMOS門的扇出系數(shù)更大一些。

7.平均傳輸延遲時(shí)間(ty)

平均傳輸延遲時(shí)間是反映門電路工作速度的一個(gè)重要參數(shù)。以與非門為例，在輸入端加上一個(gè)正方波，則需要一定的時(shí)間間隔才能從輸出端得到-一個(gè)負(fù)方波。若定義輸入波形前沿的50%到輸出波形前沿的50%之間的時(shí)間間隔t1為前沿延遲：同樣，若定義t2為后沿延遲，則它們的平均值稱為平均傳輸延遲時(shí)間，簡(jiǎn)稱平均時(shí)延。

8.空載功耗.

集成電路的功耗和集成密度密切相關(guān)。功耗大的的元器件集成度不能很高，否則，器件因無法散熱而容易燒毀。

當(dāng)輸出端空載，門J電路輸出低電平時(shí)電路的功耗稱為空載導(dǎo)通功耗Pon。當(dāng)輸出端為高電平時(shí)，電路的功耗稱為空載截止功耗Poff。平均功耗P=(Pon+Poff)/2。 例如74H系列TTL門電路，平均功耗為22亳瓦。而CMOS門電路平均功耗在微瓦數(shù)量級(jí)。

4000-→74C-→74HC-→74HCT， 74BCT[與TTL兼容]