LVDS是什么？

　　基本資料
?????
??? 　LVDS ：Low-Voltage Differential Signaling 低壓差分信號

　　1994年由美國國家半導體公司提出的一種信號傳輸模式，是一種電平標準，廣泛應(yīng)用于液晶屏接口。它在提供高數(shù)據(jù)傳輸率的同時會有很低的功耗，另外它還有許多其他的優(yōu)勢：

　　1、低電壓電源的兼容性

　　2、低噪聲

　　3、高噪聲抑制能力

　　4、可靠的信號傳輸

　　5、能夠集成到系統(tǒng)級IC內(nèi)

　　使用LVDS技術(shù)的的產(chǎn)品數(shù)據(jù)速率可以從幾百Mbps到2Gbps。

　　它是電流驅(qū)動的，通過在接收端放置一個負載而得到電壓，當電流正向流動，接收端輸出為1，反之為0

　　他的擺幅為250mv-450mv

　　LVDS接口液晶屏定義

　　20PIN單6定義：

　　1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　20PIN雙6定義：

　　1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+

　　19：CLK1- 20：CLK1+

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　20PIN單8定義：

　　1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　30PIN單6定義：

　　1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　30PIN單8定義：

　　1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　30PIN雙6定義：1： 電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　30PIN雙8定義：

　　1： 電源2：電源3：電源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+

　　每組信號線之間電阻為（數(shù)字表120歐左右）

　　一般14PIN、20PIN、30PIN為LVDS接口。