各類芯片封裝的主要步驟詳細(xì)資料

COB封裝流程
第一步：擴(kuò)晶。采用擴(kuò)張機(jī)將廠商提供的整張LED晶片薄膜均勻擴(kuò)張，使附著在薄膜表面緊密排列的IC或LED晶粒拉開，便于刺晶。

第二步：背膠。將擴(kuò)好晶的擴(kuò)晶環(huán)放在已刮好銀漿層的背膠機(jī)面上，背上銀漿。點(diǎn)銀漿。適用于散裝LED芯片。采用點(diǎn)膠機(jī)將適量的銀漿點(diǎn)在

PCB印刷線路板上。

第三步：將備好銀漿的擴(kuò)晶環(huán)放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。

第四步：將刺好晶的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置一段時(shí)間，待銀漿固化后取出(不可久置，不然LED芯片鍍層會(huì)烤黃，即氧化，給

邦定造成困難)。如果有LED芯片邦定，則需要以上幾個(gè)步驟；如果只有IC芯片邦定則取消以上步驟。

第五步：固晶。用點(diǎn)膠機(jī)或自動(dòng)固晶機(jī)在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設(shè)備(真空吸筆或子)將IC裸片正確放在

紅膠或黑膠上。

第六步：烘干。將粘好裸片放入熱循環(huán)烘箱中放在大平面加熱板上恒溫靜置一段時(shí)間，也可以自然固化(時(shí)間較長(zhǎng))。
?
第七步：邦定(打線)。采用鋁絲焊線機(jī)將晶片(LED晶?；騃C芯片)與PCB板上對(duì)應(yīng)的焊盤鋁絲進(jìn)行橋接，即COB的內(nèi)引線焊接。

第八步：檢測(cè)。使用專用檢測(cè)工具(按不同用途的COB有不同的設(shè)備，簡(jiǎn)單的就是高精密度穩(wěn)壓電源)檢測(cè)COB板，將不合格的板子重新返修。

第九步：點(diǎn)膠。采用點(diǎn)膠機(jī)將調(diào)配好的AB膠/黑膠適量地點(diǎn)到邦定好的LED晶粒上，IC則用黑膠封裝，然后根據(jù)客戶要求進(jìn)行外觀封裝。

第十步：固化。將封好膠的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置，根據(jù)要求可設(shè)定不同的烘干時(shí)間。

第十一步：后測(cè)。將封裝好的PCB印刷線路板再用專用的檢測(cè)工具進(jìn)行電氣性能測(cè)試，區(qū)分好壞優(yōu)劣。

第十二步：打磨。根據(jù)客戶對(duì)產(chǎn)品厚度的要求進(jìn)行打磨（一般為軟性PCB）。

第十三步：清洗。對(duì)產(chǎn)品進(jìn)行潔凈清洗。

第十四步：風(fēng)干。對(duì)潔凈后的產(chǎn)品二次風(fēng)干。

第十五步：測(cè)試。成功于否就在這一步解定了，（壞片沒有更好的辦法補(bǔ)救了）。

第十六步：切割。將大PCB切割成客戶所需大小

第十七步：包裝、出廠。對(duì)產(chǎn)品進(jìn)行包裝。

與其它封裝技術(shù)相比，COB技術(shù)價(jià)格低廉（僅為同芯片的1/3左右）、節(jié)約空間、工藝成熟。但任何新技術(shù)在剛出現(xiàn)時(shí)都不可能十全十美，COB技

術(shù)也存在著需要另配焊接機(jī)及封裝機(jī)、有時(shí)速度跟不上以及PCB貼片對(duì)環(huán)境要求更為嚴(yán)格和無(wú)法維修等缺點(diǎn)。

某些板上芯片(CoB)的布局可以改善IC信號(hào)性能，因?yàn)樗鼈內(nèi)サ袅舜蟛糠只蛉糠庋b，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些

技術(shù)，可能存在一些性能問題。在所有這些設(shè)計(jì)中，由于有引線框架片或BGA標(biāo)志，襯底可能不會(huì)很好地連接到VCC或地?？赡艽嬖诘膯栴}包括

熱膨脹系數(shù)(CTE)問題以及不良的襯底連接。

?將芯片封裝在一個(gè)封裝體內(nèi)或其表面上是封裝界沿用了多年的一種傳統(tǒng)的封裝技術(shù)。如LPCC、TBGA、SOIC和DIPS等都采用這種封裝方法。90年

代以來(lái)，隨著應(yīng)用領(lǐng)域的大力驅(qū)動(dòng)，封裝技術(shù)不斷取得日新月異的進(jìn)展。單從封裝技術(shù)新名詞的涌現(xiàn)速度就足以說(shuō)明封裝技術(shù)的不斷發(fā)展。近

幾年在各種期刊和會(huì)議錄文章中出現(xiàn)的封裝技術(shù)縮略詞更是層出不窮，令人眼花繚亂，應(yīng)接不暇。

??? 人們對(duì)銅引線框架的特性及其相關(guān)的工藝技術(shù)并不陌生。采用金線與其它合金(如銅等)的引線鍵合技術(shù)已接近完美的程度。最近幾年，引

線鍵合的節(jié)距(交錯(cuò)節(jié)距)不斷減小，已由原來(lái)的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封裝多采用下列兩種形式：1種

是采用封帽的氣密封裝；另一種是采用模壓化合物或液體密封劑的灌封方式，使最終的封裝體能經(jīng)受住可靠性測(cè)試。此外，與PCB的互連采用針

式引線，其形狀可分為直接鷗翼形成“J”形。三四年以前，制造產(chǎn)品的最終目的通常是最大限度地延長(zhǎng)使用壽命。但如今的情況已大不相同了

，消費(fèi)類產(chǎn)品已達(dá)到極為豐富的程度。一旦產(chǎn)品出現(xiàn)故障，人們通常采用的方法是棄舊購(gòu)新，因?yàn)橘?gòu)買新產(chǎn)品的價(jià)格甚至比維修還要?jiǎng)澦?。這

也足以說(shuō)明，大部分產(chǎn)品的價(jià)格已發(fā)生了許多變化。

??? 2 倒裝芯片技術(shù)的發(fā)展

??? 30多年前，“倒裝芯片”問世。當(dāng)時(shí)為其冠名為“C4”，即“可控熔塌芯片互連”技術(shù)。該技術(shù)首先采用銅，然后在芯片與基板之間制作

高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來(lái)實(shí)現(xiàn)。此后不久出現(xiàn)了適用于汽車市場(chǎng)的“封帽上的柔性材料(FOC)”；還有人采用

Sn封帽，即蒸發(fā)擴(kuò)展易熔面或E3工藝對(duì)C4工藝做了進(jìn)一步的改進(jìn)。C4工藝盡管實(shí)現(xiàn)起來(lái)比較昂貴(包括許可證費(fèi)用與設(shè)備的費(fèi)用等)，但它還是

為封裝技術(shù)提供了許多性能與成本優(yōu)勢(shì)。與引線鍵合工藝不同的是，倒裝芯片可以批量完成，因此還是比較劃算。

??? 由于新型封裝技術(shù)和工藝不斷以驚人的速度涌現(xiàn)，因此完成具有數(shù)千個(gè)凸點(diǎn)的芯片設(shè)計(jì)目前已不存在大的技術(shù)障礙小封裝技術(shù)工程師可以

運(yùn)用新型模擬軟件輕易地完成各種電、熱、機(jī)械與數(shù)學(xué)模擬。此外，以前一些世界知名公司專為內(nèi)部使用而設(shè)計(jì)的專用工具目前已得到廣泛應(yīng)

用。為此設(shè)計(jì)人員完全可以利用這些新工具和新工藝最大限度地提高設(shè)計(jì)性，最大限度地縮短面市的時(shí)間。

??? 無(wú)論人們對(duì)此抱何種態(tài)度，倒裝芯片已經(jīng)開始了一場(chǎng)工藝和封裝技術(shù)革命，而且由于新材料和新工具的不斷涌現(xiàn)使倒裝芯片技術(shù)經(jīng)過這么

多年的發(fā)展以后仍能處于不斷的變革之中。為了滿足組裝工藝和芯片設(shè)計(jì)不斷變化的需求，基片技術(shù)領(lǐng)域正在開發(fā)新的基板技術(shù)，模擬和設(shè)計(jì)

軟件也不斷更新升級(jí)。因此，如何平衡用最新技術(shù)設(shè)計(jì)產(chǎn)品的愿望與以何種適當(dāng)款式投放產(chǎn)品之間的矛盾就成為一項(xiàng)必須面對(duì)的重大挑戰(zhàn)。

??? 由于受互連網(wǎng)帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設(shè)計(jì)人員和公司不得不轉(zhuǎn)向倒裝芯片技術(shù)。

??? 其它因素包括：

①減小信號(hào)電感——40Gbps(與基板的設(shè)計(jì)有關(guān))；
②降低電源／接地電感；
③提高信號(hào)的完整性；
④最佳的熱、電性能和最高的可靠性；
⑤減少封裝的引腳數(shù)量；
⑥超出引線鍵合能力，外圍或整個(gè)面陣設(shè)計(jì)的高凸點(diǎn)數(shù)量；
⑦當(dāng)節(jié)距接近200μm設(shè)計(jì)時(shí)允許；S片縮小(受焊點(diǎn)限制的芯片)；
⑧允許BOAC設(shè)計(jì)，即在有源電路上進(jìn)行凸點(diǎn)設(shè)計(jì)。

??? 然而，由于倒裝芯片工藝的固有特點(diǎn)使采用倒裝芯片工藝制作的封裝并非是全密封的，且還要使用剛性凸點(diǎn)。在這一點(diǎn)上，它與采用引線

鍵合將芯片與基板相連接的方法有所不同。許多早期的C4設(shè)計(jì)都與芯片(熱膨脹系數(shù)，即CTE約為2．3-2．8ppm)一起組裝在陶瓷基板(CTE為

7ppm)上。這種設(shè)計(jì)通常需要底部填料以確保芯片與基板的可靠連接。底部填充的主要作用是彌補(bǔ)芯片與基板之間在功率與／或熱循環(huán)期間出現(xiàn)

的CTE失配，而不起隔離潮濕的作用。CTE失配有可能造成芯片與基板以不同的速度膨脹和收縮，最終會(huì)導(dǎo)致芯片的斷裂。

??? 倒裝芯片工藝自問世以來(lái)一直在微電子封裝中得到廣泛應(yīng)用。最近5年由于對(duì)提高性能，增加凸點(diǎn)數(shù)量和降低成本等方面不斷提出新的要求

。為了滿足這些要求，許多知名大公司已對(duì)倒裝芯片技術(shù)做了許多改進(jìn)。由于芯片尺寸已經(jīng)增加，凸點(diǎn)節(jié)距已經(jīng)減小，促進(jìn)新型基板材料不斷

問世，芯片凸點(diǎn)制作工藝和底部填充技術(shù)不斷改善，環(huán)保型無(wú)鉛焊料逐步得到廣泛應(yīng)用，致使互連的選擇越來(lái)越廣泛。

??? 3 新工藝問世

??? 最近幾年由于應(yīng)用領(lǐng)域不斷對(duì)工藝提出新的要求，世界各國(guó)，尤其是美國(guó)從事封裝技術(shù)研究的機(jī)構(gòu)和公司都紛紛推出其新的工藝和技術(shù)。

這些新的工藝可省去以往那些價(jià)格昂貴的基板和工藝步驟，直接在PCB上安裝更小的芯片。這些工藝尤其適用于低成本的消費(fèi)類產(chǎn)品。此外，最

近一些公司還開發(fā)出一種采用有機(jī)基板的新工藝。這種有機(jī)基板的最大優(yōu)勢(shì)在于它的制造成本。它比陶瓷基板工藝的成本要低得多，而設(shè)計(jì)的

線條卻可以達(dá)到非常細(xì)密的程度。自從有機(jī)基板出現(xiàn)以來(lái)，為了滿足日益縮小的特征尺寸的要求，許多公司已開發(fā)出有機(jī)基板專用的工具和工

藝技術(shù)。

??? 可供選擇的基板材料十分豐富，包括柔性基板(帶狀)、疊層基板(FR-4、FR-5、BTTM等)、組合基板(有機(jī)組合薄層或疊層上的薄膜介質(zhì)材料

)、氧化鋁陶瓷、HiTCETM陶瓷、以及具有BCBTM介質(zhì)層的玻璃基板等，可謂應(yīng)有盡有。幾年前，如果一個(gè)高速芯片組件所耗的功率較高，凸點(diǎn)

在2000個(gè)以上，節(jié)距為200pm的話，其制造難度與制作成本將會(huì)高的難以想像。但就目前的工藝設(shè)備與技術(shù)能力而言，對(duì)同類難度產(chǎn)品的制造與

組裝成品率都已達(dá)到相當(dāng)高的水平，且制造成本已趨于合理化。推動(dòng)這些新工藝發(fā)展的驅(qū)動(dòng)力是什么呢?其實(shí)，與任何新技術(shù)相同，推動(dòng)其發(fā)展

的動(dòng)力仍是為了達(dá)到生產(chǎn)與樣品基板的普及性、基板與組裝成本、封裝設(shè)計(jì)要求與可靠性等因素之間的平衡。

??? 4 成本問題

??? 像其它技術(shù)一樣，倒裝芯片技術(shù)的制造成本仍然與技術(shù)和批量大小密切相關(guān)。目前大多數(shù)工藝的成本仍然十分高昂，而標(biāo)準(zhǔn)工藝仍受批量

生產(chǎn)程度的驅(qū)使。此外，可靠性也是需要解決的一個(gè)問題。許多公司在進(jìn)行有機(jī)封裝時(shí)仍在使用針對(duì)氣密封裝的可靠性標(biāo)準(zhǔn)。目前有許多公司

正在和JEDEC討論解決這一問題的辦法。近一段時(shí)間，各種科技期刊報(bào)道了多篇論述這一問題的文章。估計(jì)在不遠(yuǎn)的將來(lái)有望出臺(tái)一套專門適用

于有機(jī)封裝技術(shù)的標(biāo)準(zhǔn)。與此同時(shí)，供應(yīng)商與用戶也在不斷努力，為滿足單個(gè)用戶的特殊要求提供必要的可靠性。過去，IC封裝通常需要進(jìn)行

下面一系列的可靠性測(cè)試。

①在121℃下進(jìn)行168個(gè)小時(shí)的相對(duì)濕度壓力鍋蒸煮試驗(yàn)(RH-PCT)；
②在150℃下完成1000小時(shí)的高溫存儲(chǔ)(HTSL)試驗(yàn)；
③在85℃下完成1000小時(shí)，85％相對(duì)濕度溫度-溫度偏壓試驗(yàn)(RH-THBT)；
④在-55℃-+125℃下完成1000個(gè)循環(huán)。
⑤在130℃下完成超過168小時(shí)，85％相對(duì)濕度強(qiáng)加速溫濕應(yīng)力試驗(yàn)(RH-HSAT)。

??? 封裝與PCB的二級(jí)可靠性包括許多項(xiàng)不同的測(cè)試。這些測(cè)試需要在0℃-100℃下完成300個(gè)循環(huán)。JEDEC對(duì)測(cè)試標(biāo)準(zhǔn)和循環(huán)的停留時(shí)間做了十

分詳細(xì)的規(guī)定。

??? 隨著有機(jī)封裝應(yīng)用領(lǐng)域的不斷擴(kuò)大，可靠性問題將成為該技術(shù)面臨的主要挑戰(zhàn)。其中由潮氣吸收引起的分層，以及由封裝結(jié)構(gòu)的精細(xì)程度

和電流密度過高引起的電遷移等問題都必須得到更多的關(guān)注。聚酰亞胺是吸潮性能最差的材料之一。盡管目前的一層或兩層帶狀生產(chǎn)都采用這

種材料，但它與銅的粘接性能較差，因此有機(jī)封裝要想取得長(zhǎng)足發(fā)展必須解決這些問題。

??? 5 失效機(jī)理

??? 要充分理解材料在使用過程中出現(xiàn)的失效機(jī)理仍需要通過濕氣和腐蝕測(cè)試，如PCT和HAST等。不過這些測(cè)試是否應(yīng)該用作鑒定失效的基本條

件仍有爭(zhēng)議。這些問題還有待JEDEC和其它機(jī)構(gòu)的進(jìn)一步商議。除此之外，封裝界還在探討其它的測(cè)試手段。一些公司認(rèn)為，一理了解了失效的

機(jī)理就可以取消某些測(cè)試標(biāo)準(zhǔn)。

??? 然而，一些特殊應(yīng)用的產(chǎn)品仍要與許多噴氣式飛機(jī)部件、醫(yī)療部件、衛(wèi)星、導(dǎo)彈等一起進(jìn)行溫度循環(huán)實(shí)驗(yàn)。在這類情況下仍需要可靠性更

高、壽命更長(zhǎng)的倒裝芯片封裝。因此必須開發(fā)一種適合高速大功耗(5—100W)工作的芯片工藝技術(shù)。這類芯片的凸點(diǎn)通常在2000-5000個(gè)，節(jié)距

在200μm或以下。盡管有許多公司正在從事這方面的研究，但誰(shuí)會(huì)成為最大的贏家目前尚不明朗。

??? 迄今為止，每個(gè)公司都在制訂各自的工作目標(biāo)，因此市場(chǎng)上的工藝技術(shù)及支撐產(chǎn)品的種類十分繁雜。主要包括CSP、DCA、COB和FCBGA(倒裝
芯片焊球網(wǎng)絡(luò)陣列)等。

??? 6 選擇

??? 倒裝芯片的最終結(jié)果是一個(gè)封裝，但它本身是一種工藝而并非封裝?？梢圆捎酶鞣N不同的方法改變工藝以滿足各種不同的應(yīng)用要求。最基

本的步驟包括：制作芯片封裝凸點(diǎn)、切片、將芯片倒裝在基板或載體上、芯片與基板再流焊、在芯片與基板之間進(jìn)行底部填充、老化、制作BGA

焊球、將最終的封裝組裝到另一塊印制電路板(通常為FR-4)上。

??? 是否選擇倒裝芯片技術(shù)作為最終的封裝選擇主要取決于基板的選擇。通?；灞仨毞舷铝幸螅?/P>