全加器,全加器是什么意思
全加器,全加器是什么意思
full-adder
用門(mén)電路實(shí)現(xiàn)兩個(gè)二進(jìn)數(shù)相加并求出和的組合線路,稱為一個(gè)全加器。
一位全加器 全加器是能夠計(jì)算低位進(jìn)位的二進(jìn)制加法電路
一位全加器(FA)的邏輯表達(dá)式為:
S=A⊕B⊕Cin
Co=AB+BCin+ACin
其中A,B為要相加的數(shù),Cin為進(jìn)位輸入;S為和,Co是進(jìn)位輸出;
如果要實(shí)現(xiàn)多位加法可以進(jìn)行級(jí)聯(lián),就是串起來(lái)使用;比如32位+32位,就需要32個(gè)全加器;這種級(jí)聯(lián)就是串行結(jié)構(gòu)速度慢,如果要并行快速相加可以用超前進(jìn)位加法,
超前進(jìn)位加法前查閱相關(guān)資料;
如果將全加器的輸入置換成A和B的組合函數(shù)Xi和Y(S0…S3控制),然后再將X,Y和進(jìn)位數(shù)通過(guò)全加器進(jìn)行全加,就是ALU的邏輯結(jié)構(gòu)結(jié)構(gòu)。
即 X=f(A,B)
Y=f(A,B)
不同的控制參數(shù)可以得到不同的組合函數(shù),因而能夠?qū)崿F(xiàn)多種算術(shù)運(yùn)算和邏輯運(yùn)算。
?半加器、全加器、數(shù)據(jù)選擇器及數(shù)據(jù)分配器
一、實(shí)驗(yàn)?zāi)康?/B>
1.驗(yàn)證半加器、全加器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器的邏輯功能。
2.學(xué)習(xí)半加器、全加器、數(shù)據(jù)選擇器的使用。
3.用與非門(mén)、非門(mén)設(shè)計(jì)半加器、全加器。
4.掌握數(shù)據(jù)選擇器、數(shù)據(jù)分配器擴(kuò)展方法。
二、實(shí)驗(yàn)原理
1.半加器和全加器
根據(jù)組合電路設(shè)計(jì)方法,列出半加器的真值表,見(jiàn)表7。邏輯表達(dá)式為:
S =AB + AB= A⊕B
C = AB
半加器的邏輯電路圖如圖17所示。
用兩個(gè)半加器可組成全加器,原理圖如圖18所示。
在實(shí)驗(yàn)過(guò)程中,我們可以選異或門(mén)74LS86及與門(mén)74LS08來(lái)實(shí)現(xiàn)半加器的邏輯功能;也可用全與非門(mén)如74LS00、反相器74LS04組成半加器。這里全加器不用門(mén)電路構(gòu)成,而選用集成的雙全加器74LS183。其管腳排列和邏輯功能表分別見(jiàn)圖19和表4.9所示
(a)用異或門(mén)組成的半加器(b)用與非門(mén)組成的半加器
圖17 半加器邏輯電路圖
圖18 由二個(gè)半加器組成的全加器
圖19 74LS183雙全加器管腳排列圖
2.數(shù)據(jù)選擇器和數(shù)據(jù)分配器
數(shù)據(jù)選擇器又叫多路開(kāi)關(guān),其基本功能相當(dāng)于單刀多位開(kāi)關(guān),其集成電路有“四選一”、“八選一”、“十六選一”等多種類型。這里我們以“八選一”數(shù)據(jù)選擇器74LS151為例進(jìn)行實(shí)驗(yàn)論證。
數(shù)據(jù)分配器,實(shí)際上其邏輯功能與數(shù)據(jù)選擇器相反。它的功能是使數(shù)據(jù)由1個(gè)輸入端向多個(gè)輸出端中的某個(gè)進(jìn)行傳送,它的電路結(jié)構(gòu)類似于譯碼器。所不同的是多了一個(gè)輸入端。若選擇器輸入端恒為1,它就成了上一實(shí)驗(yàn)的譯碼器。實(shí)際上,我們可以用譯碼器集成產(chǎn)品充當(dāng)數(shù)據(jù)分配器。例如,用2-4線譯碼器充當(dāng)四路數(shù)據(jù)分配器,3–8線譯碼器充當(dāng)八路數(shù)據(jù)分配器。就是將譯碼器的譯碼輸出充當(dāng)數(shù)據(jù)分配器輸出,而將譯碼器的使能輸入充當(dāng)數(shù)據(jù)分配器的數(shù)據(jù)輸入。
三、實(shí)驗(yàn)內(nèi)容與步驟
1.半加器、全加器
(1)根據(jù)組合電路設(shè)計(jì)方法,列出半加器的邏輯功能表,見(jiàn)表7。由異或門(mén)74LS86和與門(mén)74LS08組成半加器,半加器的實(shí)驗(yàn)電路圖如圖20所示。74LS86的管腳排列圖見(jiàn)圖21所示(74LS08管腳排列圖見(jiàn)門(mén)電路實(shí)驗(yàn)的圖2)。
將74LS86、74LS08集成片插入IC空插座中,按實(shí)驗(yàn)電路圖20接線,進(jìn)行半加器邏輯功能驗(yàn)證。
實(shí)驗(yàn)時(shí)輸入端A、B接輸入信號(hào),輸出端S、C接發(fā)光二極管LED,觀察和數(shù)與進(jìn)位數(shù),并記錄。
(2)全加器邏輯功能驗(yàn)證:本實(shí)驗(yàn)中全加器不用門(mén)電路構(gòu)成,而選用集成的雙全加器74LS183。將74LS183集成片插入IC空插座中驗(yàn)證其邏輯功能與表8中結(jié)果進(jìn)行比較。
圖20 用異或門(mén)組成的半加器實(shí)驗(yàn)電路圖
圖21 74LS86管腳排列圖
表7 半加器邏輯功能表
輸 入 |
和 |
進(jìn) 位 |
A B |
S |
C |
0 0 0 1 1 0 1 1 |
0 1 1 0 |
0 0 0 1 |
表8 全加器邏輯功能表
輸 入 |
輸 出 |
Ci-1 B A |
Si Ci |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 |
0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 |
將全加器74LS183集成片插入IC空插座,輸入端A、B、Ci-1分別接邏輯開(kāi)關(guān)K1、K2、K3,輸出Si和Ci接發(fā)光二極管LED。按全加器邏輯功能表輸入邏輯電平信號(hào),觀察輸出Si及進(jìn)位Ci并記錄下來(lái)。
2.數(shù)據(jù)選擇器和數(shù)據(jù)分配器
(1)數(shù)據(jù)選擇器
將74LS151“八選一”數(shù)據(jù)選擇器插入IC空插座中(管腳排列圖如圖22所示),按圖23接線。其中C、B、A為三位地址碼,S為低電平選通輸入端,D0~D7為數(shù)據(jù)輸入端,輸出Y為原碼輸出端,W為反碼輸出端。置選通端S為0電平(即低電平),數(shù)據(jù)選擇器被選中,撥動(dòng)邏輯開(kāi)關(guān)K3~K1分別為000,001,…111(置數(shù)據(jù)輸入端D0~D7分別為10101010或11110000),觀察輸出端Y和W輸出結(jié)果,并記錄。
圖22 74LS151管腳排列圖
圖23 八選一數(shù)據(jù)選擇器實(shí)驗(yàn)接線圖
(2)數(shù)據(jù)分配器,其邏輯功能與數(shù)據(jù)選擇器相反,常常用譯碼器集成片充當(dāng)數(shù)據(jù)分配器。在多路分配器中用3線-8線74LS138譯碼器接成數(shù)據(jù)分配器形式,從而完成多路信號(hào)的傳輸。具體實(shí)驗(yàn)接線見(jiàn)圖24。
圖24 多路信號(hào)傳輸實(shí)驗(yàn)接線圖(多路分配器)
將74LS138集成片插入IC空插座中(管腳排列圖見(jiàn)“編碼器”圖4.27),按圖4.46接線。D0~D7分別接數(shù)據(jù)開(kāi)關(guān)或邏輯開(kāi)關(guān),D'0~D'7接8個(gè)發(fā)光二極管LED顯示輸出,數(shù)據(jù)選擇器和數(shù)據(jù)分配器的地址碼一一對(duì)應(yīng)相連,并接三位邏輯電平開(kāi)關(guān)(也可用8421碼撥碼開(kāi)關(guān)的4、2、1三位或三位二進(jìn)制計(jì)數(shù)器的輸出端QC、QB、QA)。把數(shù)據(jù)選擇器74LS151原碼輸出端Y與74LS138的G2A和G2B輸入端相連,二個(gè)集成片的通選分別接規(guī)定的電平。這樣即完成了多路分配器的功能驗(yàn)證。
置D0~D7為11110000和10101010兩種狀態(tài),再分別兩次置地址碼A3~A0為0~7,觀察輸出發(fā)光二極管LED的狀態(tài),并記錄。
四、實(shí)驗(yàn)總結(jié)
1.整理實(shí)驗(yàn)數(shù)據(jù)和實(shí)驗(yàn)線路圖。
2.試用數(shù)據(jù)選擇器實(shí)現(xiàn)全加器及比較器功能,畫(huà)出具體線路圖。
五、注意事項(xiàng)
所有實(shí)驗(yàn)用集成片在實(shí)驗(yàn)時(shí)都必須接“+5V”電源和接地。
非常好我支持^.^
(239) 51.5%
不好我反對(duì)
(225) 48.5%
相關(guān)閱讀:
- [電子說(shuō)] 仿真測(cè)試2:全加器(模塊調(diào)用) 2023-10-10
- [電子說(shuō)] 時(shí)序分析基本概念介紹<Combinational logic> 2023-07-10
- [電子說(shuō)] 請(qǐng)用Verilog分別實(shí)現(xiàn)1位半加器和1位全加器 2023-06-26
- [電子說(shuō)] FPGA設(shè)計(jì):4位全加器代碼以及仿真 2023-05-23
- [電子說(shuō)] 層次化設(shè)計(jì)構(gòu)成全加器 2023-05-22
- [電子說(shuō)] 基于FPGA層次化設(shè)計(jì)構(gòu)成全加器 2023-05-14
- [電子說(shuō)] 一文詳解算術(shù)運(yùn)算電路 2023-03-21
- [電子說(shuō)] 如何用繼電器構(gòu)建計(jì)算機(jī)的CPU中央處理單元 2021-06-30
( 發(fā)表人:admin )