算術(shù)運(yùn)算電路
算術(shù)運(yùn)算電路的核心為加法器.
基本加法器
1. 半加器(HA)
僅考慮兩個(gè)一位二進(jìn)制數(shù)相加,而不考慮低位的進(jìn)位,稱(chēng)為半加。
設(shè): A、B為兩個(gè)加數(shù),S 為本位的和,C 為本位向高位的進(jìn)位。則半加器的真值表、方程式、邏輯圖如下所示
2. 全加器
在多位數(shù)相加時(shí),除考慮本位的兩個(gè)加數(shù)外,還須考慮低位向本位的進(jìn)位.
實(shí)際參加一位數(shù)相加,必須有三個(gè)量,它們是:
本位加數(shù) Ai 、Bi ;
低位向本位的進(jìn)位 Ci-1
一位全加器的輸出結(jié)果為:
本位和 Si ;
本位向高位的進(jìn)位 Ci
全加器電路設(shè)計(jì):
由兩個(gè)半加器實(shí)現(xiàn)一個(gè)全加器
3. 串行進(jìn)位加法器
當(dāng)有多位數(shù)相加時(shí),可模仿筆算,用全加器構(gòu)成串行進(jìn)位加法器.
四位串行進(jìn)位加法器
串行進(jìn)位加法器特點(diǎn): 結(jié)構(gòu)簡(jiǎn)單; 運(yùn)算速度慢.
高速加法器
(1) 全并行加法器
特點(diǎn): 速度最快,電路復(fù)雜。
(2) 超前進(jìn)位加法器
設(shè)計(jì)思想: 由兩個(gè)加數(shù),首先求得各位的進(jìn)位,然后再經(jīng)全加器算出結(jié)果.
全加器的進(jìn)位表達(dá)式:
若兩個(gè)三位二進(jìn)制數(shù)相加
由Pi 、Gi 并經(jīng)過(guò)兩級(jí)門(mén)電路就可求得進(jìn)位信號(hào)C.實(shí)際實(shí)現(xiàn)中,是將求Gi和Pi的電路放進(jìn)全加器中,而將全加器中求進(jìn)位信號(hào)的電路去除.
根據(jù)Gi 、Pi 來(lái)求進(jìn)位信號(hào)C 的電路稱(chēng)為超前進(jìn)位電路(CLA)
CLA邏輯圖:
3位超前進(jìn)位加法器
-
電路設(shè)計(jì)
+關(guān)注
關(guān)注
6679文章
2474瀏覽量
206205 -
運(yùn)算電路
+關(guān)注
關(guān)注
8文章
117瀏覽量
26887 -
二進(jìn)制
+關(guān)注
關(guān)注
2文章
801瀏覽量
41857 -
加法器
+關(guān)注
關(guān)注
6文章
183瀏覽量
30317 -
全加器
+關(guān)注
關(guān)注
10文章
62瀏覽量
28601
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
可變精度算術(shù)運(yùn)算
FPGA基礎(chǔ)學(xué)習(xí)筆記--組合邏輯電路-算術(shù)運(yùn)算電路
算術(shù)運(yùn)算符的相關(guān)資料分享
LabVIEW對(duì)8-bit圖像進(jìn)行濾波或算術(shù)運(yùn)算
MCS-51算術(shù)運(yùn)算指令
算術(shù)運(yùn)算指令
集成算術(shù)/邏輯單元舉例

多功能算術(shù)/邏輯運(yùn)算單元(ALU) ,什么是多功能算術(shù)/邏輯
一文讀懂如何驗(yàn)證74ls181運(yùn)算和邏輯功能

評(píng)論