窄脈沖時域反射儀采集和存儲系統(tǒng)的硬件設計和實現(xiàn)

引言

電纜故障是通信行業(yè)中的常見故障，電纜測距是排除故障的前提條件，準確的電纜測距可以縮短發(fā)現(xiàn)故障點的時間，利于快速排除故障，減少損失。窄脈沖時域反射儀利用時域反射技術TDR（Time-Domain Reflectometry）測定電纜斷點位置，它可以同時檢測出同軸傳輸系統(tǒng)中多個不連續(xù)點的位置、性質和大小。為了實時高效地處理測試數(shù)據(jù)，多次重復信號的采集顯得尤為重要。當對高頻信號進行記錄測量時，由于所需采樣速率較高，傳統(tǒng)的數(shù)據(jù)采集已經不能滿足系統(tǒng)要求，本文介紹的單路多次高速數(shù)據(jù)采集方案硬件結構簡單，成本低廉，能夠有效滿足系統(tǒng)設計要求。

1 系統(tǒng)設計背景的脈沖波型特點和處理要求

根據(jù)電磁波理論，電纜即為傳輸線，假若在電纜的一端發(fā)送一探測脈沖，它就會沿著電纜進行傳輸，當電纜線路發(fā)生障礙時，會造成阻抗不匹配，電磁波會在障礙點產生反射。在發(fā)射端由測量儀器將發(fā)送脈沖和反射脈沖波形記錄下來。實際測試中具體障礙的波形有所差異：斷線（開路）障礙反射脈沖與發(fā)射脈沖極性相同，而短路、混線障礙的反射脈沖與發(fā)射脈沖極性相反。波形如圖l所示。

其中：v為脈沖波在電纜中的傳輸速度；L為電纜故障點與脈沖波送入端的距離。

由以上分析可知，在對同一個固定障礙的線路上多次送入同一脈沖電壓，其反射脈沖將f司樣地在同一位置多次出現(xiàn)。高速數(shù)據(jù)采集系統(tǒng)把信號接收電路送來的模擬信號變?yōu)?a target="_blank">數(shù)字信號，對數(shù)字信號進行取點抽樣，轉換成數(shù)字量進行存儲。儀器要求的分辨率較高，要實現(xiàn)1m的測距分辨率，在波速200m／us的情況下，有

即要求抽樣的時間分辨率為10ns，對應的數(shù)據(jù)采集系統(tǒng)頻率要求高達100MHz。

2 硬件設計

采集系統(tǒng)的硬件電路由CPU、A／D轉換器、隔離器、存儲器、地址發(fā)生器及相應的控制邏輯組成，其結構如圖2所示。

脈沖波形產生和反射波形的形成，在同一測試電纜線上是多次可重復出現(xiàn)的，只要發(fā)射脈沖產生一次，反射脈沖就會產生一次，而且波形是相似的，當要求對波形進行100MHz的數(shù)據(jù)采集時，只要使用轉換速率為25MHz的A／D轉換器進行四次采集轉換，每次的間隔是10ns就可以達到lOOMHz的時間分辨的效果，因此可以采用該方案進行數(shù)據(jù)采集，將系統(tǒng)設計的成本降到最低，滿足電纜測試的高精度。

2．1 主要元器件的選擇

由于單片機價格低廉，功能優(yōu)越，因此，CPU使用ATB9C5l，它的指令系統(tǒng)與MCS-51完全兼容。為了用最低的價格獲得高的存儲深度，有最高的（單位速度×單位存儲深度）／價格比，本設計選用8位128k容量的高性能COMS靜態(tài)存儲器CY7C109／CY7C1009，將存儲器的地址端A0～A16對應地連接到邏輯控制電路中生成的地址信號QO～Q16上，將使能端和寫有效端給單片機和控制邏輯進行控制，就可以進行對應的存儲數(shù)據(jù)和讀取數(shù)據(jù)操作。系統(tǒng)中最高的采樣頻率為25MHz，為了實現(xiàn)這樣的高速采集，我們選擇了TI公司的A／D轉換器TLC5540，其最高采樣速率可以達到40MHz。

2．2 單片機及其控制設計

單片機控制部分包括系統(tǒng)清零和讀出數(shù)據(jù)，其主要作用是：①負責A／D轉換過程的啟動及完成控制；②對自動存儲于存儲器內的采集數(shù)據(jù)進行處理。其中Pl口做數(shù)據(jù)線，P0．0為系統(tǒng)清零位（包括地址以及控制邏輯部分），P0．1控制A／D與存儲器的連接和斷開，P0．2為采集完成位，P0．3讀出數(shù)據(jù)地址信號控制，P0．4完成對存儲器的讀寫控制。單片機首先控制A／D直接和存儲器連接，接著給出系統(tǒng)清零信號，將地址和控制邏輯中的計數(shù)器清零，等待觸發(fā)脈沖的到來。開始數(shù)據(jù)采集后，單片機查詢采集是否完成，采集完成后，系統(tǒng)再一次清零，斷開A／D和存儲器的連接，控制地址發(fā)生器將存儲在里面的數(shù)據(jù)讀出，一次采集就完成了。

2．3 專用控制邏輯的設計及其CPLD實現(xiàn)

窄脈沖時域反射儀要求的分辨率較高，所以要求的采樣頻率相當高，例如要實現(xiàn)1m的測距分辨率，在波速200m／ns的情況下，要求波形抽樣的時間分辨率約為10ns，對應的數(shù)據(jù)采集頻率達100MHz。

邏輯控制要實現(xiàn)對一固定波形多次采樣并進行波形拼湊，實現(xiàn)高速數(shù)據(jù)采集電路，即將需一次完成的100MHz高速采樣轉換為相應的較低頻率的多次采樣，將各次采樣的結果進行重新組合，以拼湊出一個完整的100MHz采樣波形。系統(tǒng)的實際數(shù)據(jù)采集速度是25MHz，采樣時間間隔40ns，每完成一次波形測試，儀器要連續(xù)發(fā)射四次脈沖，數(shù)據(jù)采集電路起動四次，由于障礙點是固定的，每次發(fā)射脈沖時，儀器接收到的脈沖反射波形是相似的，只不過發(fā)射脈沖的時刻與起動采樣的時刻延時分別從0ns依次以10ns的間隔增加到40ns。

本設計選用CPLD器件MAX7128S實現(xiàn)對高速數(shù)據(jù)采集系統(tǒng)的控制，硬件框圖如圖3所示。

虛線框內的是硬件邏輯控制模塊，該模塊可以完成我們所設計的高速數(shù)據(jù)采集所需的A/D轉換器和存儲器的控制信號。

2．3．1 控制邏輯的實現(xiàn)

高速數(shù)據(jù)采集控制邏輯的實現(xiàn)主要是通過兩個兩位的計數(shù)器來實現(xiàn)的，連接TRIG（觸發(fā)啟動信號）的計數(shù)器（啟動計數(shù)器）是判斷當前是第幾個脈沖，它的狀態(tài)過程是：00→0l→10→ll，連接100MHz晶體振蕩器的計數(shù)器（晶振計數(shù)器）來統(tǒng)計10ns的個數(shù)，就是說當連接觸發(fā)啟動信號的計數(shù)器從00→0l時，晶振計數(shù)器是00狀態(tài)，這時后面的狀態(tài)選擇輸出一個由低到高的躍變OP，控制后面25MHz數(shù)據(jù)采集開始，當啟動計數(shù)器又有一個觸發(fā)過來，它就從0l→10，這時晶振計數(shù)器就開始從00→0l，也就是統(tǒng)計一個10ns，統(tǒng)計完了以后，后面的狀態(tài)選擇又輸出一個由低到高的躍變OP，開始25MHz數(shù)據(jù)采集。以后依次類推，分別是延遲20ns和30ns開始數(shù)據(jù)采集。

原理圖如圖4所示。

2．3．2 地址的生成

在邏輯控制設計完成后，將最后得到的25MHz的時鐘輸入17位計數(shù)器，每次上升沿到來，地址加1，生成的地址信號使得采集的信號存入對應的地址單元。使用Q9位是為了讓輸出端可以產生低電平，從而在采集的數(shù)據(jù)到達所需個數(shù)時有一個上升沿來觸發(fā)其所控制的觸發(fā)器，使得數(shù)據(jù)采集暫停，等待下一次采集；12作反饋，它指示的是數(shù)據(jù)采集到了4k，通過它進行反饋，用它停止A／D芯片的工作，同時將地址計數(shù)器清零，準備數(shù)據(jù)讀出；最后，存儲夠了4k的數(shù)據(jù)，AD_0E輸出高電平，用于控制A／D芯片和內部地址計數(shù)器，可以看到地址計數(shù)器在數(shù)據(jù)采集到達4K后也清零，在初始的位置等待數(shù)據(jù)的讀出。系統(tǒng)控制原理圖如圖6所示。系統(tǒng)仿真結果（仿真圖略）表明，該設計可以滿足本系統(tǒng)要求。

3 總結

本系統(tǒng)是一種在單片機控制下完全靠硬件通過多次低速數(shù)據(jù)采集，然后進行波形拼湊，實現(xiàn)達到100MHz頻率的高速數(shù)據(jù)采集與存儲的系統(tǒng)，采集數(shù)據(jù)最多可達到128k，具有硬件成本低廉，性能價格比較高的優(yōu)點，該系統(tǒng)的數(shù)據(jù)采樣頻率完全不受單片機速度的影響，而只取決于所選用的A／D轉換電路的速度和控制邏輯的設計，其測量結果準確度高，對溫度、濕度等環(huán)境指標要求不高，環(huán)境實用性強，在生產實踐中可有效解決電纜斷點測定的難題。

責任編輯：gt