關于邏輯/數字集成電路板有效電源線去耦技術

重要的是要確保任何電路的電源線正確去耦，以確保噪聲和其他信號不會從電路的一個區(qū)域傳輸到另一個區(qū)域。

雖然邏輯電路基于數字信號，但仍需要對電路進行適當的去耦。

開關尖峰通常出現在電源線上，如果非常大，它們可能會錯誤地觸發(fā)計數器、觸發(fā)器、寄存器等。

因此，確保在任何數字電路板上實現電源線去耦非常重要。

典型電源線噪聲

雖然每個電路和電路板都會有所不同，但有一些共同的因素會影響所有數字電路板。

電源線上的紋波和噪聲具有一些共同特性，具體取決于電路條件。

下面顯示的波形是信號及其對電源線的預期影響。尖峰是由數字電路中非常高速的輸出驅動器引起的。需要電流尖峰來驅動信號線中的電容充電。當線路充電并達到所需電壓時，所需電流下降，電源線恢復到其標稱電壓。

如果不加以控制，這些尖峰的幅度可能足以導致電路板上的某些電路損壞。

?

數字/邏輯電源線上出現的開關尖峰

根據電路布局的不同，尖峰甚至可能經歷一些振鈴，而不是如圖所示呈指數衰減。

如果從邏輯芯片的輸出端汲取相當大的電流，則可能會在尖峰之外的電源線上施加進一步的紋波。線路電壓可能會略有下降，從而進一步調節(jié)電源線。

數字/邏輯電源線切換尖峰和電壓變化

，這是由于從邏輯輸出設備汲取的電流較高而導致的

可以看出，當信號輸出較高時，可能會消耗更多的電流，這可能會導致電源電壓電平下降。

如果不降低到可接受的水平，這種噪聲就會在電路板周圍傳遞，從而在電路內的任何位置引起問題。

除了這種形式的噪聲外，還可能出現來自電源和其他來源的一般噪聲。為確保所有IC都受到保護，應采用充分的電源線去耦。

對邏輯電源線應用去耦

由于電流邏輯電路中的開關速度非?？?，因此有必要確保以最有效的方式應用去耦。即使是來自PCB線路的少量電感或其他效應也會產生顯著影響，并使去耦的效果大大降低。

除此之外，低電壓和對電源要求的嚴格限制意味著不可能使用 CR 濾波來降低尖峰和紋波水平。

為了克服任何PCB走線或其他導線中固有的雜散電感的影響，通常的做法是將去耦分布在電路板上。

通常，這是通過在電路板電源的入口點或板載穩(wěn)壓器的輸出端（如果適用）提供一種形式的批量去耦（通常使用小型去耦器用于高頻噪聲，較大的去耦器用于消除低頻變化）來實現的。除此之外，還為每個邏輯芯片提供本地去耦。

典型的數字/邏輯電源線去耦布置

用于低頻和高頻去耦的電容器具有非常不同的值?！按笕萘俊彪娙萃ǔＳ梢粋€小的鉭電容組成 - 鉭具有比電解電容器更好的高頻性能和更低的電感，并且它們被廣泛用于表面貼裝板，因為該技術可以包含在通常使用的 SMD 封裝中。22 μF左右的值通常令人滿意。如果電路板上有大量器件，那么在電路板周圍添加一對器件可能是必要的，或者是明智的，特別是為了讓電路板上較長的電源線能夠充分解耦。

用于單個集成電路的較小電容器放置在盡可能靠近電源連接的位置。有時它們被放置在電路板的背面，在IC本身的下方，以確保連接盡可能短。在當今經常使用的頻率下，即使是一厘米的長度也會增加電感。這些值可能在 10 到 100 nF 之間變化，但可能需要根據技術、布局等進行一些實驗。在開關期間，需要該電容來提供集成電路所需的峰值電流。

電容器的價值將取決于所使用的芯片和技術

典型的去耦電容準則可能是：

每塊板約22μF的大容量電容器，優(yōu)選鉭。

每 10 - 20 個 SSI / MSI 器件或 2 - 5 個 LSI 器件一個 1μF 電容。

每個 IC 的每個電源引腳都有一個 10 - 100 nF 電容，電源和接地引腳之間的引線盡可能短。

審核編輯：黃飛