高速PCB的終端端接

　　在高速數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會造成信號反射，并出現(xiàn)過沖、下沖和振鈴等信號畸變，而當傳輸線的時延TD大于信號上升時間RT的20％時，反射的影響就不能忽視了，不然將帶來信號完整性問題。減小反射的方法為；根據(jù)傳輸線的特性阻抗在其驅(qū)動端串聯(lián)電阻使源阻抗與傳輸線阻抗匹配，或者在接收端并聯(lián)電阻使負載阻抗與傳輸線阻抗匹配，從而使源反射系數(shù)或者負載反射系數(shù)為零。

　　常用的端接方式為：串聯(lián)端接、簡單的并聯(lián)端接、戴維寧端接、RC網(wǎng)絡(luò)端接和二極管端接等，如圖所示。下面將分別對這幾種端接方式進行分析。

　　圖 幾種典型端接方式

　?。?）串聯(lián)端接

　　如圖（b）所示，串聯(lián)端接是指在盡量靠近源端的位置串聯(lián)一個電阻RS以匹配信號源的阻抗，使源端反射系數(shù)為零，從而抑制從負載反射回來的信號再從源端反射回負載端。PS加上驅(qū)動源的輸出阻抗ZS應(yīng)等于傳輸線阻抗Zo，即

　　RS＝ZO-Zs

　　串聯(lián)電阻的值通常選擇在15～75Ω，較多的選擇為33Ω。

　　串聯(lián)端接的優(yōu)點在于；

　　· 每條線只需要一個端接電阻，無須直流電源相連接，因此不消耗過多的電能；

　　· 當驅(qū)動高容性負載時可提供限流作用，這種限流作用可以幫助減小地彈噪聲。

　　其缺點在于：

　　· 由于串聯(lián)電阻的分壓作用，在走線路徑中間，電壓僅是源電壓的一半，所以不能驅(qū)動分布式負載；

　　· 由于在信號通路上串聯(lián)了電阻，增加了RC時間常數(shù)，從而減緩了負載端信號的上升時間，因而不適合于高頻信號通路（如高速時鐘等）。需要注意的是，該串聯(lián)電阻必須盡可能地靠近源驅(qū)動器的輸出端，并且不要在PCB上使用過孔，因為過孔存在電容和電感。

　?。?）并聯(lián)端接

　　并聯(lián)端接也稱DC并聯(lián)端接，這種方式通過在接收器的輸入端（即布線網(wǎng)絡(luò)的末端）連接一個終端電阻Pp（Ap＝Zo）下拉到地或者上拉到直流電源來實現(xiàn)匹配，反射在負載端消除，如圖（c）所示。這種端接方式的優(yōu)點在于設(shè)計簡單、易行，缺點是消耗直流功率，在要求低功耗的便攜式設(shè)備中無法使用。此外，這種上拉到電源可以提高驅(qū)動器的驅(qū)動能力，但會抬高信號的低電平；而下拉到地能提高電流的吸收能力，但會拉低信號的高電平。

　　（3）戴維寧端接

　　戴維寧端接即分壓器型端接，如圖（d）所示，它采用上拉電阻Rpl和下拉電阻Rp；構(gòu)成端接電阻，通過Rp1和Rp2吸收反射。戴維寧終端等效阻抗為

　　此阻抗須等于傳輸線特性阻抗Zo以達到匹配。

　　端接電阻Rpl和Rp2阻值的選取應(yīng)重點考慮避免設(shè)置不合適的負載電壓參考電平，該電平用于高、低邏輯變換點。Rp1／Rp2比值決定邏輯高和低驅(qū)動電流的相對比例。Rp1=Rp2時，對高、低邏輯的驅(qū)動要求相同；Rpl＜Rp2時，邏輯低對電流的要求比邏輯高大；Rp1＞Rp2時，邏輯高對電流的要求比邏輯低大。

　　戴維寧端接的優(yōu)點是：

　　· 在整個網(wǎng)絡(luò)上可與分布負載一起使用；

　　·可完全吸收發(fā)送的波而消除反射；

　　· 當無信號驅(qū)動線路時，設(shè)置線路電壓；

　　· 特別適用于總線使用。

　　它的缺點是：

　　從電源Vcc到地總有一個直流電流存在，導(dǎo)致匹配電阻中有直流功耗，減小了噪聲容限，除非驅(qū)動器可提供大的電流。

　　戴維寧端接方式非常適合高速背板設(shè)計、長傳輸線，以及大負載的應(yīng)用場合，通過兩并聯(lián)電阻將負載的電壓級保持在的開關(guān)點附近，則驅(qū)動器可以用較小的功率來驅(qū)動總線。

　?。?）RC網(wǎng)絡(luò)端接

　　RC網(wǎng)絡(luò)端接又稱交流負載端接，使用串聯(lián)RC網(wǎng)絡(luò)作為端接阻抗可消除網(wǎng)絡(luò)末端反射，如圖（c）所示。端接電阻Rp要等于傳輸線阻抗Zo，電容Cp的選擇應(yīng)保證RC網(wǎng)絡(luò)的時間常數(shù)應(yīng)大于傳播延時的兩倍，即“RpCp＞2TD”，通常使用0.1μF的多層陶瓷電容。對于具體設(shè)計，通過仿真來確定容值。

　　交流端接的好處在于電容阻隔了直流通路而不會產(chǎn)生額外的直流功耗，同時允許高頻能量通過而起到了低通濾波器的作用，缺點是RC網(wǎng)絡(luò)的時間常數(shù)會降低信號的速率。此外，附加電阻和電容占用板子空間，并增加成本。

　?。?）二極管端接

　　如圖（f）所示為二極管端接方式，將一個二極管串接在傳輸線末端和電源Vcc之間，另一個二極管串接在傳輸線末端和地之間。通常使用肖特基二極管，因為肖特基二極管具有低的導(dǎo)通電壓。

　　與其他端接方式不同的是，二極管終端不是試圖匹配傳輸線的特性阻抗以消除反射。當接收端電壓過沖時，二極管開始工作以穩(wěn)定電壓。雖然它可以預(yù)防過沖，但存在兩個缺點：反射仍然存在于系統(tǒng)之中；對高速信號的反映較慢。為了獲得這種技術(shù)的優(yōu)點，可以配合前面的幾種方法一起使用。