74hc165工作原理
74HC165是八位并行輸入/串行輸出移位寄存器，兩片74HC165串聯(lián)在一起，在時鐘脈沖的作用下，從KB-DAT讀入串行數(shù)據(jù)，可完成對16位鍵盤數(shù)據(jù)掃描讀取?！ ?4HC165是一款高速CMOS器件，74HC165遵循JEDEC標(biāo)準no.7A。74HC165引腳兼容低功耗肖特基TTL（LSTTL）系列。
74HC165是8位并行輸入串行輸出移位寄存器，可在末級得到互斥的串行輸出（Q0和Q7），當(dāng)并行讀?。≒L）輸入為低時，從D0到D7口輸入的并行數(shù)據(jù)將被異步地讀取進寄存器內(nèi)。而當(dāng)PL為高時，數(shù)據(jù)將從DS輸入端串行進入寄存器，在每個時鐘脈沖的上升沿向右移動一位（Q0→Q1→Q2，等等）。利用這種特性，只要把Q7輸出綁定到下一級的DS輸入，即可實現(xiàn)并轉(zhuǎn)串?dāng)U展。
74HC165的時鐘輸入是一個“門控或”結(jié)構(gòu)，允許其中一個輸入端作為低有效時鐘使能（CE）輸入。CP和CE的引腳分配是獨立的并且在必要時，為了布線的方便可以互換。只有在CP為高時，才允許CE由低轉(zhuǎn)高。在PL上升沿來臨之前，CP或者CE應(yīng)當(dāng)置高，以防止數(shù)據(jù)在PL的活動狀態(tài)發(fā)生位移。
74hc165引腳圖及功能
引腳功能表：
光看管腳說明是不能了解芯片是怎樣使用的。下面分析一下74HC165是如何使用的。
?、佼?dāng)輸入端（SH/LD）為低：
從D0到D7口輸入的并行數(shù)據(jù)將被異步地讀取進寄存器內(nèi)，然后通過DS輸出。
②當(dāng)輸入端（SH/LD）為高：
數(shù)據(jù)將從DS（10引腳）輸入端串行進入寄存器，在每個時鐘脈沖的上升沿向右移動一位。利用這種特性，只要把Q7輸出綁定到下一級的DS輸入，即可實現(xiàn)并轉(zhuǎn)串?dāng)U展。（在我們的開發(fā)板，DS端是懸空的），通過時鐘管腳，上升沿有效，在每個時鐘脈沖的上升沿向右移動一位（D0→D1→D2→D3→…→D7）一位一位將數(shù)據(jù)往外讀出和移出。
74HC165推薦工作條件
