顯卡性能/流處理器數(shù)爆發(fā)：NVIDIA展示GPU多芯集成技術

　　前不久，Intel公布了網(wǎng)格互連（Mesh Interconnect）總線，提升多核CPU的效率和性能表現(xiàn)，取代QPI和環(huán)形總線。

　　相似的，AMD在今年的EPYC霄龍處理器上也使用了Infinity Fabric互連架構。

　　之所以要升級互聯(lián)（連）架構，其實就是向摩爾定律的再挑戰(zhàn)。如果僅僅是用“膠水”的方式拼接核心，帶來的是大量的帶寬和效率損失，而且芯片也會越來越大，甚至超越制程工藝本身進步。

　　據(jù)外媒報道，NVIDIA研究人員近日展示了自家的MCM（多芯片封裝）技術，用于將CPU/GPU/存儲器/控制器等整合，最直觀的作用就是提高流處理器數(shù)、減少通訊層級和鏈路長度、縮小芯片面積。

　　我們知道，今年基于Volta架構的Tesla V100是NV史上最大的核心，面積達到815平方毫米，而且流處理器數(shù)只有5376（84組SM）。換言之，盡管換用了更先進的工藝，但Volta芯片面積比上一代的GP100核心（610平方毫米）還大。

　　新的MCM技術允許多個GPU模塊與顯存、控制器等在更小的面積內封裝，按照NV的紙面模擬，一組256SM的新技術顯卡可以做到16384個流處理器，比用傳統(tǒng)手段搭建的28組SM多芯顯卡性能提升45.5%，比同樣流處理器數(shù)的多卡提升26.8%。

　　按照NV的設計思路，每個GPM（GPU模塊）比目前的大核心都要小40%~60%之多，如果配合10nm/7nm工藝，可以在更小的體積中發(fā)揮更大的性能。