低功耗單芯片高性能音頻CODEC的設(shè)計(jì)

　　近年來隨著主流工藝線寬的不斷縮小到90nm以下，同時(shí)人們對(duì)數(shù)字音頻回放的質(zhì)量要求越來越高，集成在SOC內(nèi)部的音頻處理模塊慢慢的轉(zhuǎn)變?yōu)閱?a href="http://wenjunhu.com/v/tag/137/" target="_blank">芯片解決方案。這樣就對(duì)單芯片音頻CODEC的功耗，性能和功能提出了更高的要求。武漢光華芯科技有限公司針對(duì)移動(dòng)便攜的應(yīng)用設(shè)計(jì)的低功耗音頻CODEC CJC8988，特別適用于對(duì)低功耗要求比較高的應(yīng)用領(lǐng)域如無線耳機(jī)，便攜mp3等，其中ADC的功耗1mW， DAC的功耗0.5mW， 芯片帶有四路麥克風(fēng)輸入和四路耳機(jī)輸出。芯片采用成熟的0.18μ CMOS工藝，工作電壓1.8V，成本低廉，整個(gè)芯片所有通路工作時(shí)的總功耗為9mW，錄音和回放通路的信噪比大于96db， 總諧波失真大于85dB。

　　1 CJC89888芯片特點(diǎn)：

　　芯片支持兩路立體聲輸入，即可支持線性輸入也可支持麥克風(fēng)輸入，單端輸入或者差分輸入可選，當(dāng)采用差分輸入可顯著提高電源抑制比取得更好的錄音效果。采用帶有自動(dòng)增益控制的可調(diào)增益放大器能保證恒定的錄音音量。

　　芯片支持多路混音來應(yīng)對(duì)復(fù)雜的應(yīng)用環(huán)境，DAC回放和各模擬通路的混音功能保證了芯片的靈活應(yīng)用。

　　片上24bit ∑△ADC， DAC采用了多階過采樣∑△架構(gòu)來保證高性能和低的功耗要求。芯片帶有數(shù)字音頻處理功能，如3D音效增強(qiáng)功能和頻率均衡器調(diào)節(jié)功能。3D音效增強(qiáng)的原理是利用增強(qiáng)左右聲道的差異化的原理來達(dá)到空間立體感增強(qiáng)的效果。頻率均衡器是采用幾種不同的頻率響應(yīng)曲線來實(shí)現(xiàn)各種聲音效果。

　　芯片采用去pop聲的設(shè)計(jì)和上電配置順序，可使得POP聲的影響基本忽略不計(jì)。

　　
　　圖1： ∑△ADC & DAC block diagram

　　2 低功耗芯片設(shè)計(jì)要點(diǎn)

　　為了保證芯片低的功耗同時(shí)性能也沒有妥協(xié)，需要對(duì)芯片的每個(gè)模塊精心設(shè)置電流比例。

　　圖1為音頻處理簡略框圖，單端信號(hào)經(jīng)過單轉(zhuǎn)雙驅(qū)動(dòng)放大器和抗混疊濾波后的差分信號(hào)輸入給調(diào)制器和抽取濾波器，完成AD的轉(zhuǎn)換。DA是經(jīng)過數(shù)字插值濾波器，重構(gòu)濾波器后完成模數(shù)的轉(zhuǎn)換。

　　ADC采用單環(huán)三階多bit的架構(gòu)，單環(huán)架構(gòu)對(duì)電路的失配和運(yùn)放的有限帶寬和增益不敏感，采用了高通butterworth濾波器的噪聲整形，在128倍過采樣率下經(jīng)過simulink仿真達(dá)到120bit的信噪比。在實(shí)際電路的實(shí)現(xiàn)中，一級(jí)運(yùn)放的等效噪聲和KT/C噪聲不能被噪聲整形，那么需要給予較多的面積和功耗的開銷來滿足整個(gè)ADC的信噪比要求以及帶寬的要求。

　　采用多位量化器可以直接提高調(diào)制器的性能，但是反饋回路中多位DAC引入的誤差會(huì)降低調(diào)制器的性能。由于工藝誤差的原因，每一個(gè)電容單元的實(shí)際值與理想值有一定的差異，DAC的實(shí)際輸出值與理想輸出值就會(huì)不同。該誤差會(huì)和該級(jí)的輸入信號(hào)一樣，沒有經(jīng)過衰減輸出，最后導(dǎo)致量化器的諧波增加。這里采用動(dòng)態(tài)校準(zhǔn)，數(shù)據(jù)權(quán)重平均法DWA（Data Weighted Averaging），對(duì)DAC的誤差表現(xiàn)為一階噪聲整形，將DAC的工藝誤差移向高頻范圍，并依靠數(shù)字濾波器濾除。ADC前的驅(qū)動(dòng)級(jí)同時(shí)完成單轉(zhuǎn)雙和抗混疊濾波的功能，采用classAB兩級(jí)運(yùn)放并要仔細(xì)的選擇偏置電流，以保證在盡量低的偏置電流下避免交越失真同時(shí)保證THD諧波失真。

　　
　　圖2： ADC THD+N ratio vs input level with 1KHZ input

　　DAC采用3階4bit DSM調(diào)制器，SC濾波器和重構(gòu)濾波器來完成數(shù)模轉(zhuǎn)換，這里仍然采用了DWA算法抑制電容工藝偏差，DAC的輸入等效噪聲要兼顧KT/C 噪聲和運(yùn)放噪聲和熱噪聲。而SC濾波器的開關(guān)尺寸也要兼顧盡量小的時(shí)鐘饋通效應(yīng)下的線性度。測試取得了100dB的信噪比和88dB的THD+N， 而DAC的工作電流小于300μA.

　　
　　圖3： DAC THD+N ratio vs input level with 1KHZ input

　　對(duì)于音頻芯片惱人的各種POP聲問題，我們采用多種方法相結(jié)合。首先是上電的需要正確的配置順序，同時(shí)各通路和模塊的輸出電壓都盡量保持在共模電平，減小各通路切換時(shí)候因?yàn)殡娖讲町悗淼臎_擊。而音量調(diào)節(jié)需要在聲音信號(hào)過零的時(shí)間點(diǎn)調(diào)節(jié)可減小沖擊聲，最終的效果才能保證音頻芯片最好的客戶體驗(yàn)。

　　以上是此低功耗音頻CODEC芯片的簡要設(shè)計(jì)特點(diǎn)，在保證性能的同時(shí)獲得最優(yōu)化的功耗水平，得以滿足低功耗便攜設(shè)備的嚴(yán)格要求。