鎖相環(huán)英文名稱PLL（Phase Locked Loop），中文名稱相位鎖栓回路，現(xiàn)在簡(jiǎn)單介紹一下鎖相環(huán)的工作原理。
2023-04-28 09:57:31
4377 
PLL(鎖相環(huán))電路原理是什么？
2022-01-21 07:03:37
MWCT1013的時(shí)鐘系統(tǒng)是由哪些部分組成的？如何對(duì)MWCT1013芯片的鎖相環(huán)進(jìn)行配置呢？
2022-02-24 07:32:21
鎖相技術(shù)是如何定義的？鎖相環(huán)是指什么？鎖相環(huán)的三個(gè)組成部分和相應(yīng)的運(yùn)作機(jī)理是什么？
2021-06-21 06:52:00
鎖相環(huán)仿真，可以參考一下！
2012-08-13 09:11:17
圖解實(shí)用電子技術(shù)叢書(shū)，介紹鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用，供大家參考
2016-06-21 22:51:39
你好，咨詢一個(gè)有關(guān)鎖相環(huán)芯片的問(wèn)題： 使用ADIsimPLL仿真軟件進(jìn)行仿真，發(fā)現(xiàn)鎖相環(huán)芯片4152HV芯片底噪在低頻處是平的，而其它芯片，比如ADF4002芯片底噪包含1/f噪聲，請(qǐng)問(wèn)這是什么原因
2019-02-19 10:07:02
概述：TLC2932是德州儀器公司出品的一款鎖相環(huán)電路（PLL）芯片，它由壓控振蕩器和以沿觸發(fā)方式工作的鑒相器(PFD：phflse frequency deteclor)組成。
2021-04-08 07:48:53
鎖相環(huán)，而他們都是屬于軟件鎖環(huán)的范疇。在電力仿真軟件中，一般都有PLL模塊，只需要將該模塊應(yīng)用一下即可實(shí)現(xiàn)鎖相環(huán)的功能，即該模塊可輸出系統(tǒng)相角。其實(shí)，所謂的PLL模塊就是實(shí)現(xiàn)上面說(shuō)的這么一團(tuán)東西的，在
2015-01-04 22:57:15
聽(tīng)說(shuō)鎖相環(huán)可以倍頻，倍頻時(shí)輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
ADI是高性能模擬器件供應(yīng)商，在鎖相環(huán)領(lǐng)域已有十多的的設(shè)計(jì)經(jīng)驗(yàn)。到目前為止，ADI的ADF系列鎖相環(huán)產(chǎn)品所能綜合的頻率可達(dá)8GHz，幾乎能夠涵蓋目前所有無(wú)線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-10-31 15:08:45
ADI是高性能模擬器件供應(yīng)商，在鎖相環(huán)領(lǐng)域已有十多的的設(shè)計(jì)經(jīng)驗(yàn)。到目前為止，ADI的ADF系列鎖相環(huán)產(chǎn)品所能綜合的頻率可達(dá)8GHz，幾乎能夠涵蓋目前所有無(wú)線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-11-06 09:03:16
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環(huán)的原理,特性與分析所謂鎖相環(huán)路，實(shí)際是指自動(dòng)相位控制電路（APC），它是利用兩個(gè)電信號(hào)的相位誤差，通過(guò)環(huán)路自身調(diào)整作用，實(shí)現(xiàn)頻率準(zhǔn)確跟蹤的系統(tǒng)，稱該系統(tǒng)為鎖相環(huán)路，簡(jiǎn)稱環(huán)路，通常用PLL 表示。
2008-08-15 13:18:46
第十七章IP核之PLL實(shí)驗(yàn)PLL的英文全稱是Phase Locked Loop，即鎖相環(huán)，是一種反饋控制電路。PLL對(duì)時(shí)鐘網(wǎng)絡(luò)進(jìn)行系統(tǒng)級(jí)的時(shí)鐘管理和偏移控制，具有時(shí)鐘倍頻、分頻、相位偏移和可編程
2022-01-18 09:23:55
電荷泵鎖相環(huán)的基本原理是什么？電荷泵鎖相環(huán)的噪聲模型與相位噪聲特性是什么？電荷泵鎖相環(huán)的相位噪聲與環(huán)路帶寬關(guān)系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環(huán)PLL原理與應(yīng)用 第一部分：鎖相環(huán)基本原理 一、鎖相環(huán)基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
那個(gè)對(duì)講機(jī)的鎖相環(huán)的程序怎么寫(xiě)？是基于STM32單片機(jī)的，鎖相環(huán)芯片使用的是LMX2337
2014-04-09 08:18:49
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)
2022-01-11 06:34:28
頻率合成器的主要性能指標(biāo)鎖相環(huán)頻率合成器原理鎖相環(huán)頻率合成器捕捉過(guò)程的分析與仿真
2021-04-22 06:27:35
如題，AD9957的鎖相環(huán)一直失鎖，不用鎖相環(huán)輸出點(diǎn)頻信號(hào)時(shí)正常的，用了鎖相環(huán)后，PLL_LOCK信號(hào)一直為低，sync_clk輸出信號(hào)也不是穩(wěn)定的周期信號(hào)，環(huán)路濾波器的值有點(diǎn)誤差，因?yàn)楝F(xiàn)有的器件沒(méi)有那么精確的電容電阻值，問(wèn)下鎖相環(huán)的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
Actel FPGA PLL鎖相環(huán)的最大能達(dá)到幾倍頻幾分頻？我在網(wǎng)上查了一下有人說(shuō)是20倍頻，10分頻，但是我沒(méi)有在芯片手冊(cè)里面找到資料，想要確認(rèn)一下。
2014-12-04 11:25:15
在我們?cè)O(shè)計(jì)工程中我們會(huì)用到100M，500M等時(shí)鐘，如果我們的晶振達(dá)不到我們就需要倍頻，再上一個(gè)文檔中我們了解到了分頻，可是倍頻我們改怎么做了，這里我們就用了altera的IP核鎖相環(huán)。今天我們將去
2019-06-17 08:30:00
及打算進(jìn)階提升的職業(yè)開(kāi)發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本次帶來(lái)Vivado系列，鎖相環(huán)使用教程。話不多
2023-06-14 18:09:08
HMC820鎖相環(huán)工作大于3個(gè)月時(shí)間后有些芯片失鎖有30%（大概有100塊），通過(guò)重新更換鎖相環(huán)芯片的方式，主板正常工作，現(xiàn)在想讀取鎖相環(huán)里面的程序，請(qǐng)問(wèn)有什么辦法嗎？現(xiàn)在找不到失鎖的原因。
2018-08-03 08:10:07
數(shù)據(jù)采集。通過(guò)鎖相環(huán)同步多塊板卡的采樣時(shí)鐘所需要的編程技術(shù)會(huì)根據(jù)您所使用的硬件板卡的不同而不同。對(duì)于基于PCI總線的產(chǎn)品（M系列數(shù)據(jù)采集卡，PCI數(shù)字化儀等），所有的同步都是通過(guò)RTSI總線上的時(shí)鐘和觸發(fā)線
2022-05-31 19:58:27
在使用K60的過(guò)程中發(fā)現(xiàn)自己pllinit（）不清楚，才發(fā)覺(jué)自己鎖相環(huán)的概念還不懂，so，趕緊補(bǔ)補(bǔ)……鎖相環(huán)（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制
2021-11-04 08:57:18
的步長(zhǎng)。 PLL系列產(chǎn)品有幾種不同尺寸可供選擇從0.866英寸x 0.63英寸到小至0.5英寸x 0.5英寸。整數(shù)N和分?jǐn)?shù)N低相位噪聲緊湊的尺寸RFS4300A-LF鎖相環(huán)RFS4500A-LF鎖相環(huán)
2021-04-03 17:00:58
信號(hào)源的任何應(yīng)用的理想選擇，并且利用微帶或陶瓷諧振器拓?fù)浣Y(jié)構(gòu)可提供出色的相位噪聲性能。測(cè)試儀器雷達(dá)系統(tǒng)SFS10500H-LF鎖相環(huán)SFS10625H-LF鎖相環(huán)SFS10640H-LF鎖相環(huán)
2021-04-03 17:05:46
目錄一、時(shí)鐘樹(shù)示意圖簡(jiǎn)介二、時(shí)鐘①②③④+鎖相環(huán)的介紹2.1 時(shí)鐘①②③④的介紹2.2 鎖相環(huán)(PLL)的介紹2.3 STM32F4為什么有兩個(gè)鎖相環(huán)？STM32F4與51相比有著復(fù)雜的時(shí)鐘樹(shù)，本篇
2021-08-12 08:13:17
labview虛擬鎖相環(huán)的跟蹤鎖定時(shí)間過(guò)長(zhǎng)，請(qǐng)問(wèn)有什么辦法可以解決這個(gè)問(wèn)題
2011-05-17 19:03:34
`PLL鎖相環(huán)介紹與簡(jiǎn)單應(yīng)用實(shí)驗(yàn)?zāi)康?1.學(xué)會(huì)配置Altera提供的PLL IP核并進(jìn)行仿真了解其接口時(shí)序2.利用參數(shù)化設(shè)計(jì)一個(gè)簡(jiǎn)易的系統(tǒng)進(jìn)行驗(yàn)證已配置好的PLL實(shí)驗(yàn)平臺(tái)：芯航線FPGA學(xué)習(xí)套件主板
2017-01-05 00:00:52
介紹了頻率捕獲、電荷泵鎖相環(huán)等熱點(diǎn)應(yīng)用問(wèn)題。目錄：第1章 簡(jiǎn)介1.1 PLL的性質(zhì)1.1.1 帶寬1.1.2 線性1.2 本書(shū)結(jié)構(gòu)1.3 文獻(xiàn)及注釋1.3.1 推薦書(shū)目1.3.2 技術(shù)文集1.3.3
2017-08-10 17:44:31
摘要：鎖相環(huán)(PLL)電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘凈化電路到用于高性能無(wú)線電通信鏈路的本振(LO)，以及矢量網(wǎng)絡(luò)分析儀(VNA)中的超快開(kāi)關(guān)頻率合成器。本文將參考上述各種應(yīng)用來(lái)介紹PLL
2019-10-02 08:30:00
什么是鎖相環(huán) (PLL)？一個(gè)鎖相環(huán)PLL電路通常由哪些模塊組成？
2022-01-17 06:01:54
鎖相環(huán)(PLL)電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘凈化電路到用于高性能無(wú)線電通信鏈路的本振(LO)，以及矢量網(wǎng)絡(luò)分析儀(VNA)中的超快開(kāi)關(guān)頻率合成器。今天斑竹帶來(lái)干貨好文，參考上述各種應(yīng)用來(lái)
2019-01-28 16:02:54
介紹了鎖相環(huán)路的基本原理，分析了集成鎖相環(huán)芯片ADF4106的工作特性，給出了集成鎖相環(huán)芯片ADF4106的一個(gè)應(yīng)用實(shí)例，為高頻頻率合成器的設(shè)計(jì)提供了很好的思路。 關(guān)鍵詞：ADF4106，鎖相環(huán)，頻率合成器，環(huán)路濾波器
2019-07-04 07:01:10
本文設(shè)計(jì)了一種寬頻率范圍的CMOS鎖相環(huán)(PLL)電路，通過(guò)提高電荷泵電路的電流鏡鏡像精度和增加開(kāi)關(guān)噪聲抵消電路，有效地改善了傳統(tǒng)電路中由于電流失配、電荷共享、時(shí)鐘饋通等導(dǎo)致的相位偏差問(wèn)題。設(shè)計(jì)了
2019-07-08 07:37:37
說(shuō)明。所提供的組成部分是，沒(méi)有負(fù)債。它可以自由使用和修改。YouTube視頻顯示組件在行動(dòng)：自定義鎖相環(huán)（PLL）演示使用PSOC5微控制器-YouTube當(dāng)做，奧迪賽1拉鏈3.4兆字節(jié)郵編2.1兆
2018-11-07 17:06:05
。傳統(tǒng)的鎖相環(huán)各個(gè)部件都是由模擬電路實(shí)現(xiàn)的，一般包括鑒相器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)三個(gè)環(huán)路基本部件?！ ‰S著數(shù)字技術(shù)的發(fā)展，全數(shù)字鎖相環(huán)ADPLL(AllDigital
2010-03-16 10:56:10
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL）。許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步，利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。鎖相環(huán)通常由鑒相器（PD）、環(huán)路濾波器（LF
2019-03-17 06:00:00
小弟需要對(duì)正弦信號(hào)進(jìn)行鎖相，就是鎖相環(huán)的輸入輸出都是正弦信號(hào)，有合適的芯片嗎？最好給點(diǎn)資料，小弟急需??！還有芯片要可以外接倍頻單元。在此謝過(guò)了?。?！
2011-03-13 09:46:00
今天主要介紹鎖相環(huán)，下面分兩部分來(lái)介紹。第一部分先了解鎖相環(huán)基本組成和工作原理，第二部分介紹了一種采用VERILOG硬件描述語(yǔ)言設(shè)計(jì)DPLL的方案。
2019-06-21 06:27:44
設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路可能會(huì)很復(fù)雜，除非工程師深入了解PLL 理論以及邏輯開(kāi)發(fā)過(guò)程。本文介紹PLL設(shè)計(jì)的簡(jiǎn)易方法，并提供有效、符合邏輯的方法調(diào)試PLL 問(wèn)題。
2021-04-07 06:28:03
本文由鎖相環(huán)頻率合成器的基本工作原理入手，介紹基于鎖相環(huán)芯片ADF4106的工作特性，并結(jié)合環(huán)路濾波器、壓控振蕩器和射頻通路設(shè)計(jì)出一種輸出頻率為2GHz的頻率合成器，并經(jīng)過(guò)印制板加工及測(cè)試，驗(yàn)證
2018-09-06 14:32:13
ADF4351鎖相環(huán)介紹及相關(guān)硬件設(shè)計(jì)ADF4351是ADI公司推出的一款集成VCO的鎖相環(huán)芯片。其輸出頻率范圍可配置為35MHZ到4400MHZ，這取決于參考頻率和寄存器配置。其內(nèi)部包括整數(shù)N
2022-01-11 07:28:51
隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字化應(yīng)用逐漸普及，在數(shù)字通信、電力系統(tǒng)自動(dòng)化等方面越來(lái)越多地運(yùn)用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實(shí)現(xiàn)、省資源。本文綜合以上考慮，在一片F(xiàn)PGA中以Quartus II為平臺(tái)用VHDL實(shí)現(xiàn)了一個(gè)全數(shù)字鎖相環(huán)功能模塊，構(gòu)成了片內(nèi)鎖相環(huán)。
2019-10-10 06:12:52
如果沒(méi)有深入了解 PLL 理論以及邏輯開(kāi)發(fā)過(guò)程，可能你在設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路時(shí)會(huì)感到非常棘手。那有沒(méi)有比較容易理解或?qū)W習(xí)妙招呢？小A今日就為大家送上一份妙計(jì)錦囊，并提供有效、符合邏輯的方法助你調(diào)試PLL問(wèn)題。請(qǐng)往下看~
2021-01-27 06:52:20
全數(shù)字鎖相環(huán)由那幾部分組成？數(shù)字鎖相環(huán)的原理是什么？如何采用VHDL實(shí)現(xiàn)全數(shù)字鎖相環(huán)電路的設(shè)計(jì)？
2021-05-07 06:14:44
本帖最后由 gk320830 于 2015-3-9 20:38 編輯
最近在用adf 4001做一個(gè)鎖相環(huán)，環(huán)路配置好后發(fā)現(xiàn)鎖定不了，電荷泵cp 輸出一直在掃描，檢查芯片內(nèi)部的配置，也沒(méi)發(fā)現(xiàn)什么問(wèn)題，分頻輸出也是正常的，哪位高手用過(guò)這個(gè)芯片，幫我分析分析吧，期待中。。。
2010-09-14 08:52:16
堆疊著鑒相、同相積分、中相積分、濾波等專用名詞。這些概念距離硬件設(shè)計(jì)實(shí)現(xiàn)數(shù)字鎖相環(huán)較遠(yuǎn)。Div20PLL Port(clock : in std_logic; --80M local clkflow
2012-01-12 15:29:12
數(shù)字鎖相環(huán)設(shè)計(jì)源程序PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率.目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
最全面最權(quán)威的鎖相環(huán)PLL原理與應(yīng)用資料非常經(jīng)典的資料
2022-12-02 22:39:56
模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里？
2023-04-24 10:48:52
有沒(méi)有人用過(guò)頻率能達(dá)到300M以上的集成鎖相環(huán)PLL，急求推薦??！
2015-07-30 17:09:19
求助PLL 鎖相環(huán)器件選型指導(dǎo)：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49:29
求助：鎖相環(huán)（PLL）電路設(shè)計(jì)與應(yīng)用； 日本人寫(xiě)的. [此貼子已經(jīng)被作者于2010-1-15 18:23:54編輯過(guò)]
2009-11-19 15:47:54
信噪比下降，誤碼率增加。低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒(méi)有集成VCO兩種。集成VCO的PLL芯片包括了HMC820，HMC821,HMC826等。下面是與市場(chǎng)上同類產(chǎn)品的對(duì)比，以工作頻段1720~2080MHz為例：
2019-06-25 06:22:21
。本文就將為大家介紹在DSP系統(tǒng)中如何有效避免噪聲和EMI產(chǎn)生，對(duì)其中的電源隔離和鎖相環(huán)進(jìn)行介紹。 電源隔離和鎖相環(huán) 如何實(shí)現(xiàn)最佳供電是控制噪聲和輻射的最大挑戰(zhàn)。動(dòng)態(tài)負(fù)載開(kāi)關(guān)環(huán)境很復(fù)雜，包括的因素
2018-11-30 17:14:11
本文介紹了電荷泵鎖相環(huán)電路鎖定檢測(cè)的基本原理，通過(guò)分析影響鎖相環(huán)數(shù)字鎖定電路的關(guān)鍵因子，推導(dǎo)出相位誤差的計(jì)算公式。并以CDCE72010 為例子，通過(guò)實(shí)驗(yàn)驗(yàn)證了不合理的電路設(shè)計(jì)或外圍電路參數(shù)是如何影響電荷泵鎖相環(huán)芯片數(shù)字鎖定指示的準(zhǔn)確性。
2021-04-20 06:00:37
如題，S3C2440是不是默認(rèn)不開(kāi)啟鎖相環(huán)PLL的。另外S3C2440與S3C2440A是同一款芯片嗎？為什么這兩款芯片我看到的關(guān)于時(shí)鐘分頻器設(shè)置的參數(shù)有些是不一樣的
2019-05-09 04:05:32
您好！ 請(qǐng)問(wèn)ADI是否這樣的
鎖相環(huán)芯片，在外參考輸入時(shí)鐘不關(guān)的情況下，開(kāi)關(guān)
鎖相環(huán)芯片，
鎖相環(huán)輸出時(shí)鐘相位保持一致，也就是說(shuō)只要輸入?yún)⒖疾蛔?，開(kāi)關(guān)
鎖相環(huán)芯片，輸出時(shí)鐘相位保持不變，若變，變化范圍是多大， 若無(wú)此類
鎖相環(huán)芯片，請(qǐng)問(wèn)ADI是否有此類問(wèn)題的解決方案。 十分感謝?。?/div>
2018-08-31 11:00:43
我剛接觸鎖相環(huán)沒(méi)多長(zhǎng)時(shí)間,最近想使用ADF4106搭建一個(gè)雙環(huán)鎖相環(huán),我閱讀的資料都沒(méi)有說(shuō)主環(huán)路環(huán)路濾波器參數(shù)計(jì)算問(wèn)題,我想咨詢專家ADIsimPLL是否可以仿真計(jì)算雙環(huán)鎖相環(huán),如果可以具體怎么考慮,如果可以告訴我一些主環(huán)路環(huán)路帶寬的知識(shí)就更好了.
2019-03-07 10:34:03
鎖相環(huán)常見(jiàn)問(wèn)題解答:1 AD公司鎖相環(huán)產(chǎn)品概述2 PLL主要技術(shù)指標(biāo)21 相位噪聲22 參考雜散23 鎖定時(shí)間3 應(yīng)用中常見(jiàn)問(wèn)題31 PLL芯片接口相關(guān)問(wèn)題311 參考晶振有哪些要求
2009-09-27 15:43:34
95 Skyworks Solutions 的 SKY72302-21 是一款鎖相環(huán)，頻率為 400-6100 MHz，相位噪聲 -80
2023-06-12 17:22:25
Skyworks Solutions 的 SKY74038-21 是一款鎖相環(huán)，頻率為 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72301-22 是一款鎖相環(huán)，頻率為 100-1000 MHz，相位噪聲 -96
2023-06-12 17:29:24
Skyworks Solutions 的 SKY72300-362 是一款鎖相環(huán)，頻率為 100-2100 MHz，相位噪聲 -91
2023-06-12 17:30:57
鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
PLL的概念
我們所說(shuō)的PLL。其
2010-03-23 10:47:486005 本書(shū)是圖解電子工程師實(shí)用技術(shù)叢書(shū)之一，本書(shū)主要介紹鎖相環(huán)(PLL)電路的設(shè)計(jì)與應(yīng)用，內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計(jì)方法、PLL電路
2011-09-14 17:55:240 鎖相環(huán)英文為PLL，即PLL鎖相環(huán)?？梢苑譃槟M鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別，通過(guò)不同的鎖相環(huán)電路實(shí)現(xiàn)不同的功能。
2011-10-26 12:40:28
如何設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路 pdf
2016-01-07 16:20:080 本文檔的主要內(nèi)容詳細(xì)介紹的是鎖相環(huán)PLL的原理與應(yīng)用的詳細(xì)資料說(shuō)明包括了：第一部分：鎖相環(huán)基本原理，一、鎖相環(huán)基本組成，二、鑒相器（PD）phase discriminator ，三、壓控振蕩器
2020-04-29 08:00:0013 設(shè)計(jì)并調(diào)試鎖相環(huán)（PLL）電路可能會(huì)很復(fù)雜，除非工程師深入了解PLL理論以及邏輯開(kāi)發(fā)過(guò)程。本文介紹PLL設(shè)計(jì)的簡(jiǎn)易方法，并提供有效、符合邏輯的方法調(diào)試PLL問(wèn)題。
2020-10-13 10:43:0012 鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。
2022-03-29 09:54:5511472 鎖相環(huán) （PLL） 電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘清理電路到用于高性能無(wú)線電通信鏈路的本振 （LO），再到矢量網(wǎng)絡(luò)分析儀 （VNA） 中的超快速開(kāi)關(guān)頻率合成器。本文解釋了鎖相環(huán)電路的一些構(gòu)建模塊，并參考了每種應(yīng)用，以幫助指導(dǎo)新手和鎖相環(huán)專家導(dǎo)航器件選擇以及每種不同應(yīng)用固有的權(quán)衡取舍。
2022-12-23 14:03:543610 
PLL鎖相環(huán)版圖設(shè)計(jì)時(shí)應(yīng)注意以下幾點(diǎn)：1）確定PLL的頻率范圍；2）確定PLL的控制電路；3）確定PLL的調(diào)節(jié)電路；4）確定PLL的輸出電路；5）確定PLL的濾波電路；6）確定PLL的控制參數(shù)；7）確定PLL的輸出參數(shù)。
2023-02-14 15:42:592084 PLL鎖相環(huán)倍頻是一種用于改變輸入信號(hào)頻率的技術(shù)，它可以將輸入信號(hào)的頻率放大或縮小，以達(dá)到某種特定的目的。
2023-02-14 15:56:351938 pll鎖相環(huán)倍頻的原理? PLL鎖相環(huán)倍頻是一種重要的時(shí)鐘信號(hào)處理技術(shù)，廣泛應(yīng)用于數(shù)字系統(tǒng)、通信系統(tǒng)、計(jì)算機(jī)等領(lǐng)域，具有高可靠性、高精度、快速跟蹤等優(yōu)點(diǎn)。PLL鎖相環(huán)倍頻的原理涉及到鎖相環(huán)，倍頻器
2023-09-02 14:59:241508 景下的時(shí)序要求。尤其對(duì)于需要高速數(shù)據(jù)傳輸、信號(hào)采集處理等場(chǎng)景的數(shù)字信號(hào)處理系統(tǒng)而言，F(xiàn)PGA PLL的應(yīng)用更是至關(guān)重要。本文將介紹FPGA鎖相環(huán)PLL的基本原理、設(shè)計(jì)流程、常見(jiàn)問(wèn)題及解決方法，以及該技術(shù)在外圍芯片時(shí)鐘提供方面的應(yīng)用實(shí)例。 一、FPGA鎖相環(huán)PLL基本原理 1.時(shí)鐘頻率的調(diào)
2023-09-02 15:12:341319 pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式? PLL鎖相環(huán)是現(xiàn)代電子技術(shù)中廣泛應(yīng)用的一種電路，它的作用是將一個(gè)特定頻率的輸入信號(hào)轉(zhuǎn)換為固定頻率的輸出信號(hào)。PLL鎖相環(huán)的三種配置模式分別為
2023-10-13 17:39:481099 siumlink中三相鎖相環(huán)PLL的輸入怎么實(shí)現(xiàn)？ siumlink中三相鎖相環(huán)PLL的輸入是通過(guò)輸入三相交流電壓來(lái)實(shí)現(xiàn)的。在交流電力系統(tǒng)中，多數(shù)情況下使用的是三相電壓，因此三相鎖相環(huán)(PLL
2023-10-13 17:39:56482 了解鎖相環(huán)（PLL）瞬態(tài)響應(yīng) 如何優(yōu)化鎖相環(huán)（PLL）的瞬態(tài)響應(yīng)？ 鎖相環(huán)（PLL）是一種廣泛應(yīng)用于數(shù)字通信、計(jì)算機(jī)網(wǎng)絡(luò)、無(wú)線傳輸?shù)阮I(lǐng)域的重要電路。PLL主要用于時(shí)鐘恢復(fù)、頻率合成、時(shí)鐘同步等領(lǐng)域
2023-10-23 10:10:20869 頻繁地開(kāi)關(guān)鎖相環(huán)芯片的電源會(huì)對(duì)鎖相環(huán)有何影響？ 鎖相環(huán)（PLL）是一種被廣泛應(yīng)用在現(xiàn)代電子技術(shù)中的集成電路，它是一種反饋控制系統(tǒng)，可以將輸入信號(hào)和本地參考信號(hào)同步。鎖相環(huán)可用于電子時(shí)鐘、數(shù)字信號(hào)處理
2023-10-30 10:16:40267 今天想來(lái)聊一下芯片設(shè)計(jì)中的一個(gè)重要macro——PLL，全稱Phase lock loop，鎖相環(huán)。我主要就介紹一下它是什么以及它是如何工作的。
2023-12-06 15:21:13386 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論