采用射頻功率放大器驅(qū)動器實現(xiàn)下一代無線系統(tǒng)

　　目前，已經(jīng)可以在1.2V 65nm CMOS技術的基礎上實現(xiàn)8Vpp和脈沖寬度調(diào)制射頻高壓/大功率驅(qū)動器。在0.9到3.6GHz的工作頻率范圍內(nèi)，該芯片在9V的工作電壓下可向50Ω負載提供8.04Vpp的最大輸出擺幅。這使得CMOS驅(qū)動器能夠直接連接并驅(qū)動LDMOS和GaN等功率晶體管。該驅(qū)動器的最大導通電阻為4.6Ω。2.4GHz時所測量的占空比控制范圍為30.7%到71.5%.通過使用新型薄氧化層漏極延伸MOS器件，該驅(qū)動器可實現(xiàn)可靠的高壓操作，而這一新型器件通過CMOS技術實現(xiàn)時無需額外的費用。

　　技術背景

　　現(xiàn)代無線手持通信無線電（包括射頻（RF）功率放大器（PA）在內(nèi)）均是在深亞微米CMOS中得以實現(xiàn)。不過，在無線基礎設施系統(tǒng)中，由于需要較大的輸出功率等級，必須通過硅LDMOS或混合技術（如GaA和更先進的GaN）才能實現(xiàn)RF PA.對下一代可重新配置的基礎設施系統(tǒng)而言，開關模式PA（SMPA）似乎能為多頻帶多模式發(fā)射器提供所需的靈活性和高性能。但是，為了將基站SMPA中使用的高功率晶體管與發(fā)射器的所有數(shù)字CMOS模塊相連，需要能夠生成高壓（HV）擺幅的寬帶RF CMOS驅(qū)動器。這樣不僅能實現(xiàn)更優(yōu)的高功率晶體管性能，而且還能將數(shù)字信號處理直接用于控制所需的SMPA輸入脈沖波形，從而提高系統(tǒng)整體性能。

　　設計挑戰(zhàn)

　　LDMOS或GaN SMPA的輸入電容通常為幾個皮法，必須由振幅高于5Vpp的脈沖信號驅(qū)動。因此，SMPA CMOS驅(qū)動器必須同時提供高壓和瓦特級的射頻功率。遺憾的是，深亞微米CMOS給高壓和大功率放大器及驅(qū)動器的實現(xiàn)提出了諸多挑戰(zhàn)，尤其是極低的最大工作電壓（即可靠性問題引起的低擊穿電壓）和損耗較大的無源器件（例如用于阻抗變換）。

　　現(xiàn)有解決方案

　　用于實現(xiàn)高壓電路的方法并不多?？梢圆捎媚軌?qū)崿F(xiàn)高壓容限晶體管的技術解決方案（如多柵氧化層），但代價是生產(chǎn)流程較昂貴，必須向基線CMOS工藝添加額外的掩模和處理步驟，因此這種方案并不理想。此外，為可靠地增加高壓耐受力，可以采用僅使用標準基線晶體管（使用薄/厚氧化層器件）的電路方案。在第二種方法中，器件堆疊或串聯(lián)陰極是最常見的例子。但是，射頻復雜性和性能具有很大的局限性，尤其是當串聯(lián)陰極（或堆疊）器件的數(shù)量增加至2個或3個以上時。另一種實現(xiàn)高壓電路的途徑就是如本文所述的在基線CMOS技術中使用漏極延伸場效應管（EDMOS）來實現(xiàn)。

　　新的解決方案

　　漏極延伸器件基于智能布線技術，這得益于在ACTIVE（硅）、STI（氧化層）及GATE （多晶硅）區(qū)域中可實現(xiàn)十分精細的尺寸，并能在沒有附加費用的條件下，利用基線深亞微米CMOS技術實現(xiàn)PMOS和NMOS兩種高壓容限晶體管。盡管與采用該工藝的標準晶體管相比，這些EDMOS設備的RF性能實際上較低，但由于消除了與其他HV等效電路相關的重要損耗機制（如串聯(lián)陰極），它們?nèi)阅茉谡麄€高壓電路中實現(xiàn)較高整體性能。

　　因此，本文所述的高壓CMOS驅(qū)動器拓撲結(jié)構采用EDMOS器件來避免器件堆疊。RF CMOS驅(qū)動器采用薄氧化層EDMOS器件通過65nm低待機功耗基線CMOS工藝制造，且無需額外的掩模步驟或工序。對PMOS和NMOS而言，這些器件上測量到的fT分別超過30GHz和50GHz，它們的擊穿電壓限度為12V.高速CMOS驅(qū)動器前所未有地實現(xiàn)了高達3.6GHz的8Vpp輸出擺幅，因而能為像GaN這樣的基于寬帶隙的SMPA提供驅(qū)動。

　　圖1為本文所述驅(qū)動器的結(jié)構示意圖。輸出級包括一個基于EDMOS的逆變器。EDMOS器件可由低壓高速標準晶體管直接驅(qū)動，從而簡化了輸出級與其它數(shù)字和模擬CMOS電路在單顆芯片上的集成。每個EDMOS晶體管均由通過3個CMOS逆變器級實現(xiàn)的錐形緩沖器（圖1中的緩沖器A和B）提供驅(qū)動。兩個緩沖器具有不同的直流等級，以確保每個CMOS逆變器都能在1.2V的電壓下（受技術所限，即VDD1-VSS1=VDD0-VSS0=1.2V）穩(wěn)定運行。為了使用不同的電源電壓并允許相同的交流操作，兩個緩沖器的構造完全相同，并內(nèi)置于單獨的Deep N-Well（DNW）層中。驅(qū)動器的輸出擺幅由VDD1-VSS0決定，可隨意選擇不超過EDMOS器件最大擊穿電壓的任意值，而內(nèi)部驅(qū)動器的運行保持不變。直流電平位移電路可分離每個緩沖器的輸入信號。

　　圖1:RF CMOS驅(qū)動電路示意圖和相應的電壓波形。