二、UART的基本結(jié)構(gòu) - 基于FPGA的UART模塊的設(shè)計

　　二、UART的基本結(jié)構(gòu)

　　設(shè)計的UART主要由UART內(nèi)核、信號檢測器、移位寄存器、波特率發(fā)生器和計數(shù)器組成，如圖2所示。UART各個功能模塊的功能如下文所述。

　　2．1 信號檢測器模塊

　　信號檢測器用于對RS 232的輸入信號進行實時監(jiān)測，一旦發(fā)現(xiàn)新的數(shù)據(jù)則立即通知UART內(nèi)核。信號檢測器的仿真波形如圖3所示。

　　其中，RxD第一次為低時，new_data信號闡述輸出，之后RxD又變低，但由于信號檢測器處于鎖定狀態(tài)，所以 new_data信號并沒有輸出；最后，reset_n信號將信號檢測器復(fù)位，RxD再次變低時，new_data又有輸出?？梢娦盘枡z測器的實現(xiàn)完全正確，其功能完全符合設(shè)計要求。

　　2．2 移位寄存器模塊

　　移位寄存器模塊的作用是存儲輸入或者輸出數(shù)據(jù)。當(dāng)UART接收RS 232輸入時，移位寄存器在波特率模式下采集RS 232輸入信號，且保存結(jié)果；當(dāng)進行RS 232輸出時，UART內(nèi)核首先將數(shù)據(jù)加載到移位寄存器內(nèi)，再使移位寄存器在波特率模式下將數(shù)據(jù)輸出到RS 232輸出端口上。移位寄存器的仿真波形圖如圖4所示。

　　如圖4所示，移位寄存器在復(fù)位后的每個時鐘的上升沿工作。由于數(shù)據(jù)發(fā)送時是先發(fā)送有效數(shù)據(jù)的最低位，因此移位寄存器是將接收的數(shù)據(jù)由高位向低位移動，dout輸出移位寄存器的最低位。圖中的regs數(shù)據(jù)用16進制表示。

　　2．3 波特率發(fā)生器模塊

　　波特率發(fā)生器的功能是產(chǎn)生和RS 232通信所采用的波特率同步的時鐘，這樣才能方便地按照RS 232串行通信的時序要求進行數(shù)據(jù)接收或者發(fā)送。比如，波特率為9 600 b／s，即每秒傳輸9 600 b數(shù)據(jù)，則同步的波特率時鐘頻率為9 600 Hz，周期為1／9 600=O．104 17。設(shè)計波特率時鐘的基本思路就是設(shè)計一個計數(shù)器，該計數(shù)器工作在速度很高的系統(tǒng)時鐘下，當(dāng)計數(shù)器計數(shù)到某數(shù)值時將輸出置高，再計數(shù)到一定的數(shù)值后再將輸出置低，如此反復(fù)便能夠得到所需的波特率時鐘。該系統(tǒng)所用的FPGA系統(tǒng)時鐘為50 MHz，RS 232通信的波特率為9 600 b／s，則波特率時鐘的每個周期相當(dāng)于5 208個系統(tǒng)時鐘周期。假如要得到占空比為50％的波特率時鐘，只要使得計數(shù)器在計數(shù)到1 604時將輸出置高，之后在計數(shù)到5 208時將輸出置低并且重新計數(shù)，就能實現(xiàn)和9 600波特率同步的時鐘。

　　為了便于仿真，使計數(shù)器計到2時將輸出置高，之后計到4時將輸出置地并且重新計數(shù)。波特率發(fā)生器的仿真波形圖如圖5所示。

　　觀察波形可以看到波特率發(fā)生器每經(jīng)過4個時鐘周期輸出1個完整的波特率時鐘周期，占空比為1／2，并且在每次輸出波特率時鐘周期之后輸出1 個系統(tǒng)時鐘脈寬的提示信號indicator，UART通過此信號來了解波特率發(fā)生器已輸出的波特率時鐘周期個數(shù)。由波形圖可見波特率發(fā)生器的工作完全滿足設(shè)計的要求。

　　2．4 計數(shù)器模塊

　　計數(shù)器模塊的功能是可控的，在輸入時鐘的驅(qū)動下進行計數(shù)，當(dāng)達到計數(shù)上閾時給UART內(nèi)核一個提示信號。在不同的工作狀態(tài)下，計數(shù)器模塊的輸入時鐘是不同的。UART在數(shù)據(jù)發(fā)送之前需要進行數(shù)據(jù)加載（即將串行序列保存在移位寄存器內(nèi)），在此工程中計數(shù)器模塊的輸入時鐘為系統(tǒng)時鐘，因為此時移位寄存器也工作在系統(tǒng)時鐘下。除了數(shù)據(jù)加載，另外2個需要計數(shù)器模塊的過程是數(shù)據(jù)接收和數(shù)據(jù)發(fā)送。

　　由于這兩個過程中移位寄存器工作在波特率時鐘下，所以計數(shù)器模塊的時鐘就是與波特率時鐘同步的波特率發(fā)生器提示信號iladicator，這樣每輸出1個完整的波特率時鐘周期計數(shù)器就能增加1。

　　計數(shù)器的仿真波形圖如圖6所示。

　　計數(shù)器在復(fù)位后并且ce有效時開始計數(shù)，并且在第10個時鐘周期輸出提示信號overflow。

　　2．5 發(fā)送數(shù)據(jù)緩沖器模塊

　　發(fā)送數(shù)據(jù)緩沖器模塊的功能是將要發(fā)送的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，并且在輸出的串行數(shù)據(jù)流中加入起始位和停止位。緩沖器首先將要發(fā)送的8位數(shù)據(jù)寄存，并在最低位后添加起始位‘O’，在最高位前添加停止位‘1’，組成10位要發(fā)送的數(shù)據(jù)。然后根據(jù) UART內(nèi)核模塊的計數(shù)值將相應(yīng)的數(shù)據(jù)送入移位寄存器輸入端。

　　UART內(nèi)核模塊輸出的計數(shù)值是從0依次計到9，即先將要發(fā)送數(shù)據(jù)的最低位送入移位寄存器。發(fā)送數(shù)據(jù)緩沖器的仿真波形圖如圖7所示。

　　由波形圖可知，發(fā)送數(shù)據(jù)緩沖器在復(fù)位后，在輸入的計數(shù)值si_count為0時，send_si輸出起始位‘O’。在輸入的計數(shù)值 si_count為1～8時，send_si分別輸出send_bus上相應(yīng)的數(shù)據(jù)位。在輸入的計數(shù)值sl_count為9時，send_si輸出停止位 ‘1’。

　　2．6 UART內(nèi)核模塊

　　UART內(nèi)核模塊是整個設(shè)計的核心。在數(shù)據(jù)接收時，UART內(nèi)核模塊負責(zé)控制波特率發(fā)生器和移位寄存器，使得移位寄存器在波特率時鐘的驅(qū)動下同步地接收并且保存RS 232接收端口上的數(shù)據(jù)。在數(shù)據(jù)發(fā)送時，UART內(nèi)核模塊首先根據(jù)待發(fā)送數(shù)據(jù)產(chǎn)生完整的發(fā)送數(shù)據(jù)序列（包括起始位、數(shù)據(jù)位和停止位），之后控制移位寄存器將序列加載到移位寄存器的內(nèi)部寄存器里，最后再控制波特率發(fā)生器驅(qū)動移位寄存器將數(shù)據(jù)串行輸出。UART內(nèi)核模塊的主要功能是控制數(shù)據(jù)接收、數(shù)據(jù)加載和數(shù)據(jù)發(fā)送的過程，這可以用狀態(tài)機來實現(xiàn)，其狀態(tài)圖如圖8所示。

　?。?）數(shù)據(jù)加載過程。數(shù)據(jù)的接收過程可以定義3個狀態(tài)：空閑“idle”狀態(tài)、接收“receive”和接收完成 “receive_over”。UART內(nèi)核模塊在復(fù)位后進入空閑狀態(tài)。如果信號檢測器檢測到數(shù)據(jù)傳輸，即new_data一‘1’，UART內(nèi)核檢測到此信號就會進入接收狀態(tài)。在UART進入由空閑狀態(tài)轉(zhuǎn)為接收狀態(tài)過程中，需要進行一系列的接收預(yù)備操作，包括將子模塊復(fù)位、選擇移位寄存器串行輸人數(shù)據(jù)以及選擇移位寄存器的輸入時鐘等。進入接收狀態(tài)后，波特率發(fā)生器開始工作，其輸出波特率時鐘驅(qū)動移位寄存器同步的存儲RS 232接收端口上的數(shù)據(jù)，并且其提示信號“indicator”驅(qū)動計數(shù)器進行計數(shù)。

　　當(dāng)所有數(shù)據(jù)接收完成，計數(shù)器也達到了其計數(shù)的上閾，此時 overflow=‘1’，通知UART內(nèi)核進入接收狀態(tài)。UART內(nèi)核進入接收完成狀態(tài)的同時，會檢查奇偶校驗的結(jié)果，同時使得子模塊使能信號無效，以停止各個子模塊。UART內(nèi)核的接收完成狀態(tài)僅保持1個時鐘周期，設(shè)置這個狀態(tài)的作用是借用一個時鐘周期復(fù)位信號檢測器，準備接收下次數(shù)據(jù)傳輸。

　　（2）數(shù)據(jù)加載和發(fā)送過程。數(shù)據(jù)加載和發(fā)送的過程都是為發(fā)送數(shù)據(jù)而設(shè)定的，所以將它們放在一起進行介紹，可以用4個狀態(tài)來實現(xiàn)上述的過程，即空閑、加載、發(fā)送和發(fā)送完成。其中的空閑狀態(tài)是UART內(nèi)核復(fù)位后的空閑狀態(tài)，與上面介紹的數(shù)據(jù)接收過程的空閑狀態(tài)一致。數(shù)據(jù)加載過程在數(shù)據(jù)發(fā)送過程之前進行。UART內(nèi)核復(fù)位后進入空閑狀態(tài)，當(dāng)探測到發(fā)送控制信號有效時，即send=‘1’，便會進入加載狀態(tài)開始數(shù)據(jù)加載。在進入加載狀態(tài)的同時，UART內(nèi)核會將移位寄存器、計數(shù)器復(fù)位，并且通過選擇信號使得移位寄存器的輸入為發(fā)送數(shù)據(jù)緩沖器模塊產(chǎn)生的串行數(shù)據(jù)序列，使得移位寄存器和計數(shù)器的工作時鐘為系統(tǒng)時鐘。

　　進入加載狀態(tài)后，在UART內(nèi)核控制下，發(fā)送數(shù)據(jù)緩沖器模塊會將完整的待發(fā)送序列加載到移位寄存器的數(shù)據(jù)輸入端，發(fā)送的序列是和系統(tǒng)時鐘同步的，移位寄存器在系統(tǒng)時鐘的驅(qū)動下不斷讀人輸入端數(shù)據(jù)并保存在內(nèi)部寄存器內(nèi)。在移位寄存器加載數(shù)據(jù)的同時，計數(shù)器也在時鐘的驅(qū)動下進行計數(shù)，由于都是工作在系統(tǒng)時鐘下，所以當(dāng)所有數(shù)據(jù)被加載時，計數(shù)器也達到了計數(shù)的上閾（即串行數(shù)據(jù)的總量），此時overflow=‘1’，通知UART內(nèi)核進入發(fā)送狀態(tài)。

　　UART內(nèi)核進入發(fā)送狀態(tài)的同時會改變幾個選擇信號，比如將移位寄存器的時鐘設(shè)為波特率時鐘，將計數(shù)器時鐘設(shè)為波特率的提示信號，最重要的是將輸出信號送到RS 232的發(fā)送端口TxD上。發(fā)送的過程和接收類似，移位寄存器在波特率時鐘的驅(qū)動下內(nèi)部寄存器的數(shù)據(jù)串行的發(fā)送出去，同時計數(shù)器在波特率發(fā)生器的提示信號驅(qū)動下進行計數(shù)。UART內(nèi)核在計數(shù)器到達計數(shù)上閾后便進入發(fā)送完成模式，并且輸出發(fā)送完成信號。