新型DSP基站設備超越LTE需求

      LTE是 3GPP 開發(fā)的下一代3G UMTS無線協(xié)議，目的是使蜂窩網(wǎng)絡成為基于數(shù)據(jù)包的全IP網(wǎng)絡。在LTE的各項指標中最突出的是更高的下行和上行數(shù)據(jù)速率(分別是100Mbps和50Mbps)及低的數(shù)據(jù)包延時(不超過5ms)，而延時對無線VoIP等新業(yè)務來說越來越重要。另外，該技術還必須提供更大的頻譜效率、更大的容量和更低的每比特通信成本。

      LTE在實現(xiàn)這些目標的過程中用到的多個概念將極大地增加該技術的復雜性。與其它前沿技術一樣，這些概念包括了下行和上行方向更復雜的調(diào)制方案、靈活的信道帶寬以及 MIMO 架構(gòu)，這種架構(gòu)在某些情況下需要多幅天線。另外，LTE復雜性的增加將要求基站和手機具有非常強大、靈活和創(chuàng)新的處理能力。

      LTE在下行鏈路方向采用OFDM(正交頻分復用)調(diào)制方案，上行鏈路則采用OFDM派生出來的SC-FDMA(單載波頻分多址)方案。上行鏈路采用SC-FDMA是因為它的功放效率比OFDM要高，從而能延長手機電池的使用時間。OFDM相當復雜，它采用了2048個間距為15kHz的子載波。這么多數(shù)量的子載波增強了OFDM的多徑能力，進而提高了它的抗干擾能力、頻譜效率和數(shù)據(jù)速率。

      下行和上行鏈路方向都具有從1.25MHz到20MHz的可調(diào)帶寬，因而允許LTE使用新的和現(xiàn)有的頻帶。MIMO架構(gòu)有助于LTE通過多個信號路徑取得高的數(shù)據(jù)速率。不過需要重申的是，為了控制LTE手機的成本，LTE的下行和上行鏈路所采用的調(diào)制方案稍有不同。如果手機安裝有多幅天線，那么MIMO具有將數(shù)據(jù)速率提高到100/50Mbps以上的潛能。

      以多核DSP裝備LTE基站

      為了滿足LTE高度復雜性要求，TI開發(fā)出了帶嵌入式加速器的TCI6487多內(nèi)核DSP。這些加速器能夠滿足基帶處理中采用的各種2G、3G和4G無線基站標準。TCI6487是業(yè)界首款具有三個“C64＋DSP內(nèi)核”的多內(nèi)核DSP，可提供高達3GHz的DSP處理能力，完全能處理諸如MAC和PHY處理等LTE基帶任務。

      為了取得LTE的較高數(shù)據(jù)速率，并確保數(shù)據(jù)包延時小于5ms，TCI6487采用了Viterbi和Turbo協(xié)處理器(TCP)來分擔主DSP內(nèi)核的編碼/解碼負荷。這些協(xié)處理加速器可以處理LTE正常運行所需的許多運算密集型編碼功能。具體來說，TCP2作為一個靈活加速器可支持Turbo解碼；它不僅支持LTE，還支持所有3GPP系列標準。從TCI6487的DSP內(nèi)核卸載Turbo解碼功能可以釋放出更多的處理能力用于MAC和PHY處理，或者有效的處理余量可用來處理特別高密度的蜂窩基站中更多的用戶。

      如果基站要滿足LTE的更高要求，一定程度的靈活性和重配置能力很重要。例如，在低密度的蜂窩網(wǎng)絡中，TCI6487可以用作單芯片解決方案，其中一個內(nèi)核專門用于MAC處理，其它兩個執(zhí)行PHY層收發(fā)功能。而有許多用戶的高密度蜂窩網(wǎng)絡為了充分發(fā)揮LTE更高數(shù)據(jù)速率的優(yōu)勢將提出不同的挑戰(zhàn)。在這種情況下，可以采用多個TCI6487的方案，其中一個芯片執(zhí)行所有蜂窩的MAC處理，而其它芯片用于處理PHY的收發(fā)任務。在這種方式下，DSP可以專門用于LTE下行和上行模式中實現(xiàn)的OFDM或SC-FDMA調(diào)制方案。

      為了利用多內(nèi)核器件固有的靈活性，需要采用多級片上內(nèi)存架構(gòu)。對于TCI6487來說，L1內(nèi)存可配置為緩存或標準的存儲器。另外，專用于每個內(nèi)核的二級內(nèi)存容量可以有一定的可調(diào)性。總共3MB的L2內(nèi)存可以在三個內(nèi)核之間平均分配，或者三個內(nèi)核依次被分配0.5、1和1.5MB。當同時有多個不同的處理需求發(fā)生時，這種方法會影響一個復雜LTE部署的效率。例如，一個正在處理內(nèi)存需求較大的任務的內(nèi)核可能被分配1.5MB的二級內(nèi)存。

      與LTE的發(fā)展步伐保持一致

      為了避免瓶頸，以LTE速率通過基站傳送數(shù)據(jù)要求非常高速的I/O用于DSP的數(shù)據(jù)輸入輸出。因此，TCI6487上的外設包含了串行RapidIO(SRIO)接口。SRIO可以將器件的靈活性和可擴展性拓展到板級，從而降低電路板的復雜度和成本。

      這種雙通道SRIO接口上的每個通道都能達到每秒1.25、2.5或3.125Mb(Gbps)的數(shù)據(jù)速率。這種SRIO接口可以被配置為兩個單通道高速專用鏈路，用于連接電路板上的ASIC或FPGA器件，或連接LTE基站背板上的電路板。

      在另外一種配置中，SRIO可以用來互連對等排列或主從架構(gòu)中的多個DSP。當被配置為芯片間的板載對等連接時，這種專用SRIO通道可以消除共享總線過載時遇到的瓶頸問題。由于LTE能夠傳送大量數(shù)據(jù)，這一特性變得非常重要。SRIO接口的可擴展性和靈活性有助于實現(xiàn)各種架構(gòu)，包括星型、環(huán)形、U形菊花鏈等(見圖1)。

圖1：SRIO支持包含U形菊花鏈在內(nèi)的各種對等配置。

      用于LTE基站上芯片間互連的另外一個選擇是千兆以太網(wǎng)交換矩陣。為了實現(xiàn)這個功能，TCI6487還集成了千兆以太網(wǎng)接口。
天線接口

      在速率較慢的3G和3.5G協(xié)議實現(xiàn)中，DSP可以通過ASIC或FPGA上的外部存儲器接口(EMIF)連接天線數(shù)據(jù)流。但4G LTE規(guī)范中的較高傳送速度和較低包延時需要下一代天線解決方案。幸運的是，至少有兩種業(yè)界標準的天線接口能夠滿足LTE的速度要求，包括通用公共無線接口(CPRI0)和開放基站架構(gòu)組織(OBSAI)接口。CPRI的鏈路速率從614.4Mbps到2.4Gbps；OBSAI的速率范圍從768Mbps到3.07Gbps。由于CPRI和OBSAI的高數(shù)據(jù)速率，LTE天線數(shù)據(jù)流可以被直接路由到基帶處理器，從而無需使用通常用來連接天線數(shù)據(jù)和DSP的ASIC或FPGA(見圖2)。

圖2：基本的3G或3.5G天線架構(gòu)。

      TI的TCI6487芯片集成了一個六通道天線接口，是首個可以同時支持CPRI和OBSAI標準的DSP。另外，這個六通道OBSAI/CPRI天線接口可以用來在電路板上配置出許多架構(gòu)，如星形、環(huán)形、U形菊花鏈、標準菊花鏈等(見圖3)。每條天線接口鏈路都能支持上行或下行鏈路模式，最多可支持48條上行鏈路和24條下行鏈路數(shù)據(jù)流。

圖3：基于CPRI或OBSAI的最新天線架構(gòu)允許直接連接背板。

      軟件環(huán)境

      一些基礎架構(gòu)OEM商正在使用多個TCI6487多內(nèi)核DSP器件開發(fā)靈活的多標準基帶卡。這種平臺允許靈活的實現(xiàn)，這對實驗室或現(xiàn)場試驗使用的原始LTE平臺來說非常重要。基礎架構(gòu)供應商喜歡主張多標準平臺，因為使用單個硬件平臺支持多個標準可減少研發(fā)投資，并能加快上市速度。一些基礎架構(gòu)供應商正在使用TCI6487多內(nèi)核DSP開發(fā)能夠支持WCDMA-HSPA和LTE的平臺，也有供應商正在開發(fā)能夠支持WiMAX和LTE的平臺。

      有一個易于實現(xiàn)并經(jīng)完整測試過的LTE軟件模塊庫支持TCI6487 DSP，這將縮短新的基站上市時間。所有LTE的PHY功能，包括調(diào)制映射、擾碼、信道均衡、RACH處理等，都已經(jīng)實現(xiàn)產(chǎn)品化開發(fā)，并可作為庫模塊使用。

      此外，其與TI前代無線基礎架構(gòu)DSP的兼容性意味著3G和3.5G WCDMA協(xié)議中的許多公共功能可以被無縫移植到LTE應用。而用于TI公司前代DSP的軟件開發(fā)工具，如Code Composer Studio，也可用于TCI6487芯片，從而為開發(fā)人員提供了熟悉且高效的軟件開發(fā)工具套件。

      TI公司第三方供應商Virtual Logix提供的Linux開發(fā)環(huán)境的加盟進一步簡化了TCI6487的編程。Virtual Logix公司的與DSP/BIOS一起運行的Linux內(nèi)核提供了一個高效的環(huán)境，可用于快速開發(fā)MAC和PHY編程算法以及LTE使用的其它軟件模塊。還有第三方供應商提供的硬件開發(fā)平臺，如CommAgility公司包含三個TCI6487的AMC-6487平臺，也可用于推進開發(fā)速度。

      降低功耗

      功耗是無線基站需要考慮的一個基本因素。較高的功耗將增加服務提供商的運營成本。不滿足基站功耗條件就無法滿足LTE降低每比特通信成本的要求。

      因此與每個DSP都有屬于自己的外設接口的分立DSP相比，多內(nèi)核DSP TCI6487可以顯著節(jié)省功耗。通過將多個I/O接口與三個DSP內(nèi)核整合到一個芯片上，多內(nèi)核DSP可以節(jié)省外設接口消耗的功率，因為這些接口可以被一個以上的DSP內(nèi)核共享。

      另外，TCI6487器件中還實現(xiàn)了TI的SmartReflex節(jié)能技術。除了傳統(tǒng)的節(jié)能方法，如電源開關、隔離和電壓轉(zhuǎn)移等通過顆粒技術劃分器件的電源域外，SmartReflex技術還允許設計師同時降低靜態(tài)和動態(tài)功耗，同時仍滿足LTE的性能要求。SmartReflex技術會根據(jù)制造工藝和熱參數(shù)考慮諸如特殊器件硅片特性等因素。這種做法能有效地降低DSP的功率，同時保持TCI6487的1GHz性能目標。根據(jù)使用的算法，TCI6487能成為功效特別高的DSP，其功耗可限制在6W以內(nèi)。這么低的功率特性允許在單個卡上使用6到8個器件而不致于突破功率預算。這種配置支持基礎架構(gòu)供應商的一個關鍵目標，即在單塊硬件卡上支持3個扇區(qū)(或蜂窩)的LTE基帶處理。