vitis

AMD MPSoC R5 AES示例

在Vitis的 “File - New ” 中，選擇“Platform Project”， 指定名稱如“zcu106_r5”

2023-07-10 標(biāo)簽：amdAESMPSoC 1016 0

AMD全新Vitis HLS資源現(xiàn)已推出

AMD Vitis HLS 工具允許用戶通過將 C/C++ 函數(shù)綜合成 RTL，輕松創(chuàng)建復(fù)雜的 FPGA 算法。Vitis HLS 工具與 Vivado...

2023-04-23 標(biāo)簽：amd源代碼Vitis 1353 0

使用Vitis加速RFSoC解決方案

Xilinx的Zynq ? UltraScale+ ? RFSoC系列器件是真正具有開創(chuàng)性的一類設(shè)備，它將射頻數(shù)據(jù)轉(zhuǎn)換器與信號設(shè)備中...

2023-01-05 標(biāo)簽：armXilinxRFSoC 2335 0

開啟無限可能的世界：Vitis HLS 前端現(xiàn)已全面開源

賽靈思一直致力于支持開源計劃的不斷飛躍，為幫助開發(fā)人員和研發(fā)社區(qū)充分發(fā)揮自適應(yīng)計算的優(yōu)勢，我們再次做出了令人振奮的舉措: 在 GitH...

2022-08-02 標(biāo)簽：開源HLSVitis 1387 0

基于Vitis HLS的加速圖像處理

Vitis Vision庫是OpenCV和Vision功能的加速庫，可在Vitis環(huán)境中使用，這些庫的L1目錄是示例設(shè)計。為了適應(yīng)各種用戶環(huán)...

2022-02-16 標(biāo)簽：圖像處理Vitis 2731 0

Vitis下Zynq硬件平臺的測試

在Zynq開發(fā)時，在Vivado中新建Zynq硬件平臺，加入DMA、AXI接口模塊，在進(jìn)行構(gòu)建軟件系統(tǒng)之前，通常需要對硬件平臺進(jìn)...

2022-02-16 標(biāo)簽：ZynqVitis 3000 0

Vitis軟核固化代碼流程說明

在搭建完Block Design以及硬件代碼后，生成bit；bit文件生成成功后，點擊Export Hardware，導(dǎo)出xsa文件：（xsa做連接使用）

2022-02-16 標(biāo)簽：代碼Vitis 5170 0

如何基于Vitis中把設(shè)置信息傳遞到底層的Vivado

在Vitis 統(tǒng)一軟件平臺中使用v++ -link命令，可以把各種類型Kernel（C， C++， OpenCL C， 以及 RTL）的對象文件（.XO...

2021-07-28 標(biāo)簽：Vitis 2420 0

如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像

在本篇博文中，我們將探討如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像。這些啟動鏡像包括 ARM 可信固件 （ATF） 和 U...

2021-06-01 標(biāo)簽：Linuxu-bootVitis 3729 0

如何使用SLX FPGA優(yōu)化人臉檢測數(shù)據(jù)中心的OpenCL AI內(nèi)核？

本案例介紹了如何使用Silexica的SLX FPGA優(yōu)化人臉檢測數(shù)據(jù)中心的OpenCL AI內(nèi)核。 引言 FPGA正越來越多地被用作數(shù)據(jù...

2021-05-08 標(biāo)簽：fpgaAIVitis 2255 0

關(guān)于Vitis使用教程詳解

首先是安裝，本教程分兩個主要的平臺（WIN10和Ubuntu）給出安裝教程和源文件。

2021-04-26 標(biāo)簽：VivadoHLSVitis 1.4萬 0

賽靈思Vitis AI開發(fā)環(huán)境的正確運用方法詳細(xì)解析

不要使用root權(quán)限安裝在線安裝包，默認(rèn)安裝路徑為/tools/xilinx

2021-04-28 標(biāo)簽：AIVitis 3845 0