verilog

+關(guān)注28人關(guān)注

Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

文章：693個(gè) 瀏覽：110292次帖子：930個(gè)

全部技術(shù) 資訊資料帖子視頻產(chǎn)品方案企業(yè)

verilog資訊

20GB英特爾芯片機(jī)密數(shù)據(jù)被黑客竊取并分享！

這些曝光的數(shù)據(jù)稱之為“Intel exconfidential Lake”，黑客聲稱這些數(shù)據(jù)沒有在任何地方公布過，而且大部分信息都處于嚴(yán)格的保密協(xié)議（N...

2022-10-20 標(biāo)簽：英特爾 Verilog 源代碼 1085 0

SystemVerilog中數(shù)組的賦值、索引和切片

數(shù)組可以作為參數(shù)傳遞給子程序，當(dāng)數(shù)組作為值傳遞給子程序時(shí)，會將這個(gè)數(shù)組復(fù)制一份傳遞給子程序。

2022-10-20 標(biāo)簽：Verilog 數(shù)組 5433 0

HDLBits: 在線學(xué)習(xí)SystemVerilog-Problem

題目輸入是一個(gè)向量，我們在設(shè)計(jì)的時(shí)候不可能按照case或者三元運(yùn)算去做設(shè)計(jì)（工作量巨大），所以我們需要觀察這個(gè)題目的特點(diǎn)，輸入是256位寬，是不是2^8次方？

2022-10-20 標(biāo)簽：邏輯電路 Verilog 選擇器 1372 0

講解SystemVerilog中對于process的多種控制方式

所以，我們要記住，如果需要訪問block中的變量或者parameter，則需要給block進(jìn)行命名，并且，block中的變量、parameter都是相互獨(dú)立的。

2022-09-26 標(biāo)簽：Verilog Block Process 1359 0

VHDL和Verilog中數(shù)組定義、初始化、賦值方法

方法：實(shí)際應(yīng)用里，通常需要在上電復(fù)位過程中對變量進(jìn)行初始化，如果數(shù)組個(gè)數(shù)少時(shí)，直接賦初始值即可，但是數(shù)組個(gè)數(shù)多時(shí)，可以用循環(huán)實(shí)現(xiàn)賦值,通常的循環(huán)語句有F...

2022-09-23 標(biāo)簽：Verilog vhdl 數(shù)組 1.2萬 0

X態(tài)產(chǎn)生的原因主要分為哪幾種情況

在Verilog中，IC設(shè)計(jì)工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語義，并不能夠準(zhǔn)確地為硬件行為建模。

2022-09-21 標(biāo)簽：Verilog RTL 觸發(fā)器 6041 0

推薦一款網(wǎng)頁版的Verilog代碼編輯仿真驗(yàn)證平臺

打開后的界面如下圖所示，全英文顯示。如果感覺自己的英文水平欠佳，可以使用谷歌瀏覽器打開該網(wǎng)頁，并選擇在線翻譯功能，翻譯的正確率還是很高的。

2022-09-19 標(biāo)簽：fpga Verilog HDL 1.1萬 0

簡單介紹一下時(shí)序和組合邏輯的一些知識

由于數(shù)字電路是由用導(dǎo)線連接的邏輯門組成的，因此任何電路都可以表示為module和assign語句的某種組合。

2022-09-16 標(biāo)簽：仿真器 Verilog 數(shù)字電路 2263 0

使用Verilog/SystemVerilog硬件描述語言 (HDL) 練習(xí)數(shù)字硬件設(shè)計(jì)

給出了一個(gè)可以做16bit加法的模塊add16，實(shí)例化兩個(gè)add16以達(dá)到32bit加法的。

2022-09-15 標(biāo)簽：Verilog HDL 加法器 1814 0

淺析標(biāo)準(zhǔn)的Verilog對語句有兩種分組方式

標(biāo)準(zhǔn)的Verilog對語句有兩種分組方式——使用begin…end或fork…join，begin…end中的語句以順序方式執(zhí)行，而fork…join中...

2022-09-14 標(biāo)簽：Verilog 917 0

SystemVerilog中對于process的多種控制方式

Block，也就是語句塊，SystemVerilog提供了兩種類型的語句塊，分別是begin…end為代表的順序語句塊，還有以fork…join為代表的...

2022-09-14 標(biāo)簽：仿真器 Verilog 1234 0

Verilog中clk為什么要用posedge，而不用negedge

在ModelSim仿真中，時(shí)鐘是很嚴(yán)格的，但是在真實(shí)的晶振所產(chǎn)生的clock卻是不嚴(yán)格的，比如高電平和低電平的時(shí)間跨度不一樣，甚至非周期性的微小波動。如...

2022-08-31 標(biāo)簽：Verilog 觸發(fā)器上升沿 4182 0

Verilog如何做到心中有電路?

而實(shí)際上做設(shè)計(jì)最應(yīng)該關(guān)注的是PPA（Performance， Power， Area），寄存器多面積必然大，處理必然延時(shí)大，功耗怎么小。寄存器打拍是因?yàn)?..

2022-08-31 標(biāo)簽：電路寄存器 Verilog 1301 0

智能行業(yè)將數(shù)據(jù)放在首位

　　雖然過去機(jī)器銷售是他們的主要業(yè)務(wù)，但創(chuàng)新的機(jī)器制造商已經(jīng)開始向客戶提供預(yù)測性維護(hù)服務(wù)合同，以減少生產(chǎn)線停機(jī)。該行業(yè)越來越多的參與者將重點(diǎn)轉(zhuǎn)向服務(wù)收入...

2022-09-10 標(biāo)簽：傳感器 Verilog vhdl 754 0

HDLBits: 在線學(xué)習(xí)SystemVerilog（三）-Problem 10-14

集合中的每個(gè)網(wǎng)絡(luò)或變量稱為數(shù)組元素。未壓縮數(shù)組的每個(gè)元素的類型、數(shù)據(jù)類型和向量大小都完全相同。每個(gè)未壓縮的數(shù)組元素可以獨(dú)立于其他元素存儲；這些元素不需要...

2022-08-24 標(biāo)簽：Verilog 向量數(shù)組 1345 0

產(chǎn)生Congestion的主要原因

Congestion也分為幾種情況，和前端密切相關(guān)的是Logic Congestion（更多關(guān)于后端Congetsion問題，查看文末參考文章），主要原...

2022-08-18 標(biāo)簽：模塊寄存器 Verilog 2082 0

RTL設(shè)計(jì)中如何做到低功耗設(shè)計(jì)

整個(gè)二級Top模塊掉電休眠，掉電后將所有需要保存的數(shù)據(jù)寫到memory中，等下一次模塊喚醒上電啟動時(shí)再重新寫回到硬件中。ASIC中的RAM可以自己生成是...

2022-08-15 標(biāo)簽：寄存器 Verilog RTL 1369 0

芯片設(shè)計(jì)之門級仿真

綜上，門級仿真基于測試平臺文件、門級網(wǎng)表文件、時(shí)序反標(biāo)文件、庫文件，可以進(jìn)行更精確的仿真。設(shè)計(jì)人員除了可以通過門級仿真驗(yàn)證門級網(wǎng)單與Verilog代碼功...

2022-08-15 標(biāo)簽：仿真 Verilog 2887 0

芯片設(shè)計(jì)之仿真工具

WINDOWS系統(tǒng)主要運(yùn)用于可編程邏輯器件，如CPLD、FPGA的仿真，這是因?yàn)檫M(jìn)行驗(yàn)證的工程師（芯片生產(chǎn)前需要進(jìn)行驗(yàn)證，目的是防止實(shí)際生產(chǎn)的芯片出現(xiàn)漏...

2022-08-12 標(biāo)簽：芯片設(shè)計(jì)仿真 Verilog 3696 0

Verilog基礎(chǔ)知識

對于Verilog描述初學(xué)者來說，最難的莫過于編寫測試代碼并判斷自己寫的是否正確。在這里我推薦一個(gè)HDL描述練習(xí)網(wǎng)站，這個(gè)網(wǎng)站上的練習(xí)題無需自己編寫測試...

2022-08-03 標(biāo)簽：Verilog HDL 代碼 954 0

上一頁 123 4 5 6 7 下一頁 8

相關(guān)話題

換一批

Protues

Protues

+關(guān)注

Proteus軟件是英國Lab Center Electronics公司出版的EDA工具軟件（該軟件中國總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
靜電防護(hù)

靜電防護(hù)

+關(guān)注

為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
Altium Designer

Altium Designer

+關(guān)注
FPGA芯片

FPGA芯片

+關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
ArduBlock

ArduBlock

+關(guān)注

ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運(yùn)行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會使編程的可視化和交互性加強(qiáng)，編程門檻降低，即使沒有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫程序。
AD10

AD10

+關(guān)注
識別

識別

+關(guān)注
FPGA開發(fā)板

FPGA開發(fā)板

+關(guān)注

FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過去汽車電子產(chǎn)品的開發(fā)周期是漫長的，而許多汽車制造商現(xiàn)正致力于在更短的時(shí)間內(nèi)，裝備消費(fèi)者所需的新一代汽車。
PCB封裝

PCB封裝

+關(guān)注

pcb封裝就是把實(shí)際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長寬，直插，貼片，焊盤的大小，管腳的長寬，管腳的間距等）用圖形方式表現(xiàn)出來，以便可以在畫pcb圖時(shí)進(jìn)行調(diào)用。
QUARTUS II

QUARTUS II

+關(guān)注

Quartus II 是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
PCB封裝庫

PCB封裝庫

+關(guān)注
語音交互

語音交互

+關(guān)注
AD09

AD09

+關(guān)注
PDN

PDN

+關(guān)注
QuickPcb

QuickPcb

+關(guān)注
Artix-7

Artix-7

+關(guān)注

　　Artix-7 系列：相對于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半，成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對的市場領(lǐng)域。
VHDL代碼

VHDL代碼

+關(guān)注
Protel 99 se

Protel 99 se

+關(guān)注
powerlink

powerlink

+關(guān)注
candence

candence

+關(guān)注
面包板

面包板

+關(guān)注

面包板是由于板子上有很多小插孔，專為電子電路的無焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
特性阻抗

特性阻抗

+關(guān)注

特性阻抗又稱特征阻抗，它不是直流電阻，屬于長線傳輸中的概念。特性阻抗是射頻傳輸線影響無線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會阻礙交變電流的流動，合稱阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
AXI

AXI

+關(guān)注

AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
時(shí)鐘源

時(shí)鐘源

+關(guān)注

時(shí)鐘源用來為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
驅(qū)動電流

驅(qū)動電流

+關(guān)注
AD采樣

AD采樣

+關(guān)注

　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時(shí)間的倒數(shù)，模擬量可以是電壓、電流等電信號，也可以是壓力、溫度、濕度、位移、聲音等非電信號；而AD分辨率指數(shù)字量變化一個(gè)最小量時(shí)模擬信號的變化量。
FPGA教程

FPGA教程

+關(guān)注
Kintex-7

Kintex-7

+關(guān)注

　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半。
Protel DXP

Protel DXP

+關(guān)注
紅外觸摸屏

紅外觸摸屏

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺	無人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國民技術(shù)	瑞芯微	兆易創(chuàng)新	芯?？萍?/a>	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變增益放大器	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動器	步進(jìn)驅(qū)動器	TWS	BLDC	無刷直流驅(qū)動器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開關(guān)電源	步進(jìn)電機(jī)	無線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語音識別	萬用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

搜索歷史

verilog

verilog資訊

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(28人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語言基礎(chǔ)教程，c語言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開源硬件專題