完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > uvm
UVM是一個(gè)以SystemVerilog類(lèi)庫(kù)為主體的驗(yàn)證平臺(tái)開(kāi)發(fā)框架,驗(yàn)證工程師可以利用其可重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗(yàn)證環(huán)境。
文章:159個(gè) 瀏覽:19283次 帖子:26個(gè)
談?wù)刄VM代碼生成器的優(yōu)點(diǎn)及開(kāi)發(fā)使用時(shí)需要注意的問(wèn)題
毋庸置疑,UVM大大提高了我們開(kāi)發(fā)驗(yàn)證平臺(tái)的效率。但同時(shí),熟練掌握UVM搭建驗(yàn)證平臺(tái)也并不是一件容易的事情。
Easier UVM Code Generator Part 2:添加用戶定義的代碼
在本文中,我們將進(jìn)一步實(shí)現(xiàn)monitor和coverage collector components,以便在仿真期間收集功能覆蓋信息。
Easier UVM Code Generator Part 1: 運(yùn)行仿真
在運(yùn)行uvm代碼生成器后,我們現(xiàn)在可以開(kāi)始運(yùn)行仿真。同樣,我們將命令行放入腳本文件中
使用uvm代碼生成器創(chuàng)建基本的uvm驗(yàn)證環(huán)境框架,然后丟棄代碼生成器模板并擴(kuò)展和維護(hù)生成出來(lái)的代碼。盡管uvm代碼生成器僅在項(xiàng)目的初始階段使用,然后被丟...
VCS/XRUN如何創(chuàng)建一個(gè)非UVM的簡(jiǎn)單仿真環(huán)境?
設(shè)計(jì)碼完代碼后,有時(shí)候想簡(jiǎn)單調(diào)試一下基本的通路,此時(shí)還沒(méi)有驗(yàn)證資源進(jìn)來(lái),可以仿照modesim仿真的方法,創(chuàng)建一個(gè).v/.sv的頂層,里面例化DUT,里...
看看這個(gè)"UVM陷阱",你是不是也遇到過(guò)
設(shè)計(jì)一個(gè)run函數(shù)用于處理某些業(yè)務(wù)邏輯,并在UVC的main_phase中調(diào)用??此坪?jiǎn)單的邏輯,運(yùn)行仿真后得到如下的信息:
如何設(shè)計(jì)和構(gòu)建Testbench呢?
Testbench是幾乎所有做動(dòng)態(tài)仿真驗(yàn)證的工程師都要面對(duì)的問(wèn)題,可能是需要設(shè)計(jì),或者開(kāi)發(fā),又或者是維護(hù),總有很多事情要在這上面折騰。
介紹一個(gè)通過(guò)GUI方式自動(dòng)生成UVM環(huán)境的工具
工具來(lái)源于DVCon US 2022的一篇論文:Novel GUI Based UVM Test Bench Template Builder。
數(shù)字硬件建模SystemVerilog之Interface方法概述
SystemVerilog Interface是modport的一種,但比簡(jiǎn)單的輸入、輸出或輸入輸出端口的功能更多。
2023-04-28 標(biāo)簽:時(shí)鐘發(fā)生器RTLUVM 3017 0
如何配置sequence的仲裁算法和優(yōu)先級(jí)?
在UVM中,多個(gè)sequence可以同時(shí)被綁定到相同的sequencer并啟動(dòng)。這種測(cè)試場(chǎng)景在實(shí)際中是存在的,比如在模擬同一個(gè)總線master口上的不同...
UVM驗(yàn)證環(huán)境啟動(dòng)時(shí)及運(yùn)行時(shí)的控制方案
話說(shuō)螺螄殼里做道場(chǎng),UVM推出這么多年以來(lái)每年DVCon會(huì)議上總還是有人分享他們基于UVM package做的一些改動(dòng),使其能夠更適合項(xiàng)目的要求。
看看使用芯片驗(yàn)證隨機(jī)帶來(lái)的六宗罪
以前看到不少驗(yàn)證技術(shù)書(shū)籍都在說(shuō)驗(yàn)證環(huán)境中隨機(jī)怎么怎么好,然后為了隨機(jī),UVM,SV 提供了什么什么支持。
受約束隨機(jī)驗(yàn)證的效果真的比直接用例測(cè)試好嗎?
當(dāng)介紹uvm驗(yàn)證時(shí)大家肯定都看過(guò)上面類(lèi)似的圖片,以展示受約束的隨機(jī)驗(yàn)證相比直接用例測(cè)試如何具有先進(jìn)性。
2023-04-10 標(biāo)簽:UVMPASS開(kāi)關(guān) 1066 0
盤(pán)點(diǎn)UVM不同機(jī)制的調(diào)試功能
基于UVM搭建驗(yàn)證環(huán)境和構(gòu)造驗(yàn)證激勵(lì),調(diào)試的工作總是繞不開(kāi)的。實(shí)際上,對(duì)驗(yàn)證環(huán)境和激勵(lì)的調(diào)試,往往伴隨著驗(yàn)證階段的前半程,并且會(huì)花掉驗(yàn)證工程師很多時(shí)間和精力。
UVM中所有的對(duì)象都應(yīng)該在factory 中注冊(cè), utility 宏就是用于將對(duì)象注冊(cè)到工廠的。
2023-03-30 標(biāo)簽:函數(shù)UVM類(lèi)對(duì)象 933 0
SystemVerilog中線程常用的精細(xì)化控制方法
在計(jì)算機(jī)中存在進(jìn)程和線程的概念,其中進(jìn)程是并發(fā)執(zhí)行的程序在執(zhí)行過(guò)程中分配和管理資源的基本單位,線程是進(jìn)程的一個(gè)執(zhí)行單元,是比進(jìn)程還要小的獨(dú)立運(yùn)行的基本單...
2023-03-27 標(biāo)簽:計(jì)算機(jī)VerilogUVM 1456 0
最后從錯(cuò)誤狀態(tài)中恢復(fù)(restore)到一個(gè)可知狀態(tài),在人為較少介入的情況下,還能夠繼續(xù)處理后續(xù)的數(shù)據(jù)包。
2023-03-25 標(biāo)簽:UVM智能網(wǎng)卡NIC 1073 0
size()和$size這兩種方式有什么樣的區(qū)別呢?
在使用SystemVerilog或者UVM進(jìn)行編碼的過(guò)程中,經(jīng)常會(huì)用到數(shù)組(包括隊(duì)列等),經(jīng)常需要對(duì)這些數(shù)組進(jìn)行遍歷
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |