pcie

一些關(guān)于TLP路由的基礎(chǔ)知識(shí)

可能有的人要有疑惑了，既然Message可以使用地址路由或者ID路由，為什么還要單獨(dú)搞出來(lái)一個(gè)模糊路由呢？原因很簡(jiǎn)單，使用模糊路由可以廣播Message...

2018-05-11 標(biāo)簽：總線PCIetlp 7940 0

幾個(gè)簡(jiǎn)單的例子來(lái)熟悉寄存器BAR的機(jī)制

Step1：如圖中（1）所示，未初始化的BAR的低比特（11~4）都是0，高比特（31~12）都是不確定的值。所謂初始化，就是系統(tǒng)（軟件）向整個(gè)BAR都...

2018-05-09 標(biāo)簽：寄存器PCIe 6489 1

Type0和Type1型配置請(qǐng)求

如果不相等，但是在自己的下一級(jí)總線號(hào)（Secondary Bus Number）和最后一級(jí)總線號(hào)（Subordinate Bus Number）之間，則...

2018-05-06 標(biāo)簽：PCIetype 6697 0

轉(zhuǎn)向32GT/s速度的PCIe設(shè)計(jì)所面臨的挑戰(zhàn)

歷史上，PCIe系統(tǒng)設(shè)計(jì)人員把通用低成本FR4 PCB材料和引線鍵合（wirebond）封裝用于 高達(dá) 8GT/s 數(shù) 據(jù) 速率（Gen3）的大多數(shù)應(yīng)用...

2018-05-04 標(biāo)簽：印刷電路板CPUPCIe 7663 0

PCIe的Spec中明確規(guī)定只有Root有權(quán)限發(fā)起配置請(qǐng)求

處理器一般不能夠直接發(fā)起配置讀寫請(qǐng)求，因?yàn)槠渲荒墚a(chǎn)生Memory Request和IO Request。這就意味著Root必須要將處理器的相關(guān)請(qǐng)求轉(zhuǎn)換為...

2018-05-04 標(biāo)簽：PCIeRoot 6993 0

BDF與配置空間

前面的關(guān)于PCI總線的文章介紹過PCI總線的配置空間，PCIe總線為了兼容這些PCI設(shè)備，幾乎完整的保留了PCI總線的配置空間。并將配置空間擴(kuò)展到4KB...

2018-05-03 標(biāo)簽：總線PCIe 1.0萬(wàn) 0

PCIe物理層的基本概念

需要注意的是，PCIe物理層處理可以轉(zhuǎn)發(fā)LTP和DLLP之外，還可以直接發(fā)送命令集（Ordered Sets）。之所以稱其為命令集，是因?yàn)樗⒉皇钦嬲?..

2018-05-02 標(biāo)簽：總線PCIe物理層 1.1萬(wàn) 0

一個(gè)簡(jiǎn)單地的例子來(lái)回顧PCIe總線的結(jié)構(gòu)、事務(wù)層、數(shù)據(jù)鏈路層和物理層

如下圖所示，Completer的應(yīng)用層會(huì)根據(jù)接受到的信息進(jìn)行相應(yīng)的處理，處理完成后會(huì)將數(shù)據(jù)發(fā)送至事務(wù)層，事務(wù)層根據(jù)這一信息創(chuàng)建一個(gè)新的TLP（即CplD...

2018-05-02 標(biāo)簽：總線PCIe 9216 0

采用Flow Control機(jī)制的PCIe總線

PCIe總線為了解決這一問題，提出了Flow Control的概念，如下圖所示。PCIe總線中要求接收方必須經(jīng)常（在特定時(shí)間）向發(fā)送方報(bào)告其VC Buf...

2018-04-26 標(biāo)簽：總線PCIe 5902 0

詳細(xì)地聊一聊Non-Posted Transaction

Locked Read主要用于支持一種叫做Atomic Read-Modify-Write操作，這是一種高優(yōu)先級(jí)且不可被打斷的操作。主要用于測(cè)試鏈路狀況...

2018-04-25 標(biāo)簽：PCI總線總線PCIe 8579 0

PCIe總線的通信機(jī)制

那么為什么要分為Non-Posted和Posted兩種類型呢？對(duì)于Memory Writes來(lái)說(shuō)，對(duì)效率要求較高，因此采用了Posted的方式。但是這并...

2018-04-24 標(biāo)簽：總線PCIe 1.2萬(wàn) 0

PCIe總線完整的繼承了PCI總線中的配置空間的概念

前介紹到過，PCIe總線是一種點(diǎn)對(duì)點(diǎn)（Point-to-Point）的總線，如果需要連接大量的設(shè)備，則需要很多的Switch來(lái)進(jìn)行拓?fù)?，這無(wú)疑會(huì)大大地增...

2018-04-20 標(biāo)簽：PCI總線PCIe 9083 0

PCIe總線基本概念,高速串行總線取代傳統(tǒng)并行總線是一個(gè)大的趨勢(shì)

除了差分總線，PCIe還引入了嵌入式時(shí)鐘的技術(shù)（Embedded Clock），即發(fā)送端不再向接收端發(fā)送時(shí)鐘，但是接收端可以通過8b/10b的編碼從數(shù)據(jù)...

2018-04-19 標(biāo)簽：串行總線PCIe 1.8萬(wàn) 0

基于FPGA的PCIe總線接口的DMA控制器的實(shí)現(xiàn)并進(jìn)行仿真驗(yàn)證

本文實(shí)現(xiàn)的基于FPGA的PCIe總線接口的DMA控制器是在Altera PHY IP和Synopsys Core IP的基礎(chǔ)上實(shí)現(xiàn)的，利用Syno...

2018-01-11 標(biāo)簽：fpga控制器pcie 1.3萬(wàn) 0

PCIE 加速卡熱設(shè)計(jì)的難點(diǎn)和前期需要注意的事項(xiàng)

1， 在前期的布局時(shí)，請(qǐng)邀上你的熱專家，即使你有“全能型”稱號(hào)的榮譽(yù)，也不防聽聽專家的建議，前期布局很重要，可少走彎路，不要老把改版當(dāng)習(xí)慣，費(fèi)了時(shí)間又燒...

2018-01-10 標(biāo)簽：fpgapcie加速卡 1.1萬(wàn) 0

用于MEMS陀螺的PCIe實(shí)時(shí)測(cè)控平臺(tái)設(shè)計(jì)

本文主要介紹了一種用于MEMS陀螺的PCIe實(shí)時(shí)測(cè)控平臺(tái)設(shè)計(jì)，通過硬件和軟件優(yōu)化，減少數(shù)據(jù)傳輸延時(shí)，并且利用高效的數(shù)據(jù)傳輸時(shí)序，實(shí)現(xiàn)了陀螺驅(qū)動(dòng)頻率閉環(huán)和...

2017-12-25 標(biāo)簽：mems陀螺儀pcie 2105 0

pcie和pci插槽有什么區(qū)別

在兼容性方面，PCI-E在軟件層面上兼容目前的PCI技術(shù)和設(shè)備，支持PCI設(shè)備和內(nèi)存模組的初始化，也就是說(shuō)過去的驅(qū)動(dòng)程序、操作系統(tǒng)無(wú)需推倒重來(lái)，就可以支...

2017-12-12 標(biāo)簽：pcipcie 42.5萬(wàn) 0