完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > cadence
鏗騰電子科技有限公司(Cadence Design Systems, Inc; NASDAQ:CDNS)是一個(gè)專門從事電子設(shè)計(jì)自動(dòng)化(EDA)的軟件公司,由SDA Systems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計(jì)技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費(fèi)電子產(chǎn)品以及其它各類型電子產(chǎn)品的設(shè)計(jì)。
文章:581個(gè) 瀏覽:142128次 帖子:515個(gè)
Cadence技術(shù)解讀 天線的阻抗匹配技術(shù)
本文要點(diǎn) 天線的阻抗匹配技術(shù)旨在確保將最大功率傳輸?shù)教炀€中,從而使天線元件能夠強(qiáng)烈輻射。 天線阻抗匹配是指將天線饋線末端的輸入阻抗與饋線的特性阻抗相匹配...
利用實(shí)數(shù)建模簡(jiǎn)化混合信號(hào)驗(yàn)證流程
混合信號(hào)設(shè)計(jì)在半導(dǎo)體設(shè)計(jì)飛速發(fā)展的過(guò)程中發(fā)揮著關(guān)鍵作用?;旌闲盘?hào)設(shè)計(jì)將模擬與數(shù)字電路無(wú)縫集成至一個(gè) SoC 上,為用戶提供了顯著的性能、尺寸和能效優(yōu)勢(shì)。
1.開(kāi)機(jī)和開(kāi)軟件 開(kāi)機(jī)啟動(dòng)后是這個(gè)畫(huà)面 賬號(hào): 密碼: 右鍵屏幕左擊open terminal 命令行里面打入如下圖的命令 ls 和 cd 是linux...
2024-11-16 標(biāo)簽:電路設(shè)計(jì)Cadence 865 0
如何在Cadence的EMX仿真中精準(zhǔn)設(shè)置長(zhǎng)邊PORT
請(qǐng)問(wèn)在Cadence的EMX仿真里,如果需要在一個(gè)較長(zhǎng)的邊打PORT,需要怎么設(shè)置會(huì)仿真比較精準(zhǔn)?像這樣子直接吸附一個(gè)上去可以嗎?
霍尼韋爾IQVISION和Cadence數(shù)據(jù)中心數(shù)字孿生的全新集成
垃圾進(jìn),垃圾出。數(shù)字孿生模型的好壞取決于輸入數(shù)據(jù)的質(zhì)量。
2024-08-29 標(biāo)簽:霍尼韋爾Cadence數(shù)據(jù)中心 443 0
Cadence Quantus DSPF Interactive Output的優(yōu)勢(shì)和特點(diǎn)
在電子設(shè)計(jì)領(lǐng)域,驗(yàn)證電路設(shè)計(jì)一直富有挑戰(zhàn)性。傳統(tǒng)上用于此目的的 DSPF 文件格式往往存在交互性和效率方面的限制。隨著先進(jìn)工藝幾何尺寸的不斷縮小,寄生參...
2024-08-29 標(biāo)簽:電路設(shè)計(jì)Cadence電子設(shè)計(jì) 515 0
十多年來(lái),Cadence 對(duì) PCIe 技術(shù)的堅(jiān)定承諾和支持,在業(yè)界有目共睹。我們深知強(qiáng)大 PCIe 生態(tài)系統(tǒng)的重要性,并感謝 PCI-SIG 提供的平...
手把手教你在orcad中設(shè)置CIS元器件數(shù)據(jù)庫(kù),提高工作效率
我們常用到的cadence原理圖設(shè)計(jì)工具orcad ,其可以配置CIS元器件數(shù)據(jù)庫(kù),通過(guò)這個(gè)數(shù)據(jù)庫(kù),我們可以快速地根據(jù)指定的料號(hào)/參數(shù)/封裝等條件查詢所...
cadence實(shí)用腳本工具分享,實(shí)現(xiàn)orcad原理圖快捷設(shè)計(jì),減少重復(fù)性工作
本文會(huì)教大家如何配置這樣的工具,并且分享一個(gè)我正在用的小工具,
Virtuoso Studio:寄生參數(shù)提取設(shè)計(jì)
基于 Cadence 30 年的行業(yè)知識(shí)和地位,全新人工智能定制設(shè)計(jì)解決方案 Virtuoso Studio 采用了多項(xiàng)創(chuàng)新功能和全新基礎(chǔ)架構(gòu),能實(shí)現(xiàn)卓...
2024-05-09 標(biāo)簽:CadenceSoC設(shè)計(jì)人工智能 1914 0
利用Sigrity Aurora進(jìn)行PCB布線后的仿真分析-阻抗及寄生參數(shù)析
Cadence 17.4后 將ORCAD與ALLEGRO的聯(lián)系更加緊密,同時(shí)PCB仿真功能有明顯的提升,以前PCB的后仿真基本是在Cadence Sig...
TI利用Cadence Cerebrus實(shí)現(xiàn)其面積和性能改進(jìn)的案例
微控制器(MCU)已經(jīng)成為嵌入式設(shè)計(jì)的支柱,為各類應(yīng)用設(shè)計(jì)提供動(dòng)力。它們的重要性怎么強(qiáng)調(diào)都不為過(guò)。預(yù)計(jì)到 2030 年,MCU 市場(chǎng)將達(dá)到驚人的 600...
Virtuoso Studio Device-Level自動(dòng)布局布線解決方案
基于 Cadence 30 年的行業(yè)知識(shí)和領(lǐng)先地位,全新人工智能定制設(shè)計(jì)解決方案 Virtuoso Studio 采用了多項(xiàng)創(chuàng)新功能和新的基礎(chǔ)架構(gòu),實(shí)現(xiàn)...
Cadence為電動(dòng)汽車能效提升注入新動(dòng)力
以電動(dòng)汽車(EV)為例,通過(guò)提升電池組的直流電工作電壓,就能有效降低傳動(dòng)系統(tǒng)的電流負(fù)荷,這為設(shè)計(jì)師提供了一個(gè)新的思路:使用更輕便且成本更低的鋁導(dǎo)線替代傳...
2023-12-18 標(biāo)簽:電動(dòng)汽車Cadence 1344 0
使用Genus retime技術(shù)的實(shí)現(xiàn)原理
Retime技術(shù)類似pipeline。Retime技術(shù)在兩級(jí)flop之間插入retime stage flop,把復(fù)雜的組合邏輯分割成里幾個(gè)部分,每個(gè)部...
2023-12-14 標(biāo)簽:Cadence時(shí)鐘設(shè)計(jì)Retimer 1009 0
本文將主要介紹Cadence本地庫(kù)搭建從0到1的過(guò)程,并提供搭建過(guò)程中所需要的安裝軟件。搭建Cadence本地庫(kù)的目的主要是為了方便元器件的搜索與調(diào)用。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |