易靈思

易靈思動(dòng)態(tài)

• 

  易靈思FPGA PS配置模式--v7

  準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Passive （2）根

  2024-12-24 標(biāo)簽： fpga 易靈思 603 0

• 

  易靈思FPGA產(chǎn)品的主要特點(diǎn)

  近年來，全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn)，芯片短缺問題一度對(duì)行業(yè)產(chǎn)生深遠(yuǎn)影響。易靈思通過優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃，確?？蛻舻?/p>

  2024-12-04 標(biāo)簽： fpga 芯片 接口 520 0

• 

  易靈思鈦金系列加密方案-V1

  硬件設(shè)計(jì)要求? 在之前的版本中，加密是通過VCC_AUX來供電的。在新的版本中已經(jīng)通過單獨(dú)的VQPS管腳來供電來實(shí)現(xiàn)。

  2024-10-30 標(biāo)簽： fpga 加密方案 易靈思 965 0

• 

  易靈思Efinity入門使用-v8

  Step1:點(diǎn)擊設(shè)置 Step2:在Top level project path中輸入路徑 Step3:點(diǎn)擊

  2024-10-23 標(biāo)簽： fpga 易靈思 1063 0

• 

  易靈思下載器驅(qū)動(dòng)安裝-v2

  該下載器把SPI與JTAG管腳進(jìn)行了分開處理。鑒于JTAG使用較多，SPI使用較少，所以把JTAG放在插座上側(cè)。

  2024-10-16 標(biāo)簽： fpga 易靈思 1258 0

• 

  邏輯布線鎖定 用FPGA實(shí)現(xiàn)TDC時(shí)的邏輯鎖定和布線鎖定

  在激光雷達(dá)中，使用FPGA實(shí)現(xiàn)TDC時(shí)需要手動(dòng)約束進(jìn)位鏈的位置。這里簡(jiǎn)單記錄下。 Efinity從2022.1開始

  2024-10-15 標(biāo)簽： fpga 布線 TDC 1994 0

• 

  LVDS的GCLK接收方案-v1

  在易靈思的器件上接收LVDS一般采用PLL接收，通過PLL產(chǎn)生兩個(gè)時(shí)鐘，一個(gè)是fast_clk，一個(gè)是slow_clk,

  2024-08-13 標(biāo)簽： fpga lvds 易靈思 516 0

• 

  LVDS的GCLK接收方案

  在易靈思的器件上接收LVDS一般采用PLL接收，通過PLL產(chǎn)生兩個(gè)時(shí)鐘，一個(gè)是fast_clk，一個(gè)是slow_clk,

  2024-08-12 標(biāo)簽： lvds 易靈思 1488 0

• 

  易靈思Trion FPGA PS配置模式--update(6)

  準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Passive （2）根

  2024-07-23 標(biāo)簽： fpga 易靈思 679 0

• 

  易靈思的時(shí)鐘網(wǎng)絡(luò)問題

  在T20中有16個(gè)全局時(shí)鐘網(wǎng)絡(luò)GCLK。在芯片的左右兩側(cè)各8個(gè)。全局時(shí)鐘管腳或者PLL的輸出時(shí)鐘通過左右兩個(gè)CLKMUX

  2024-06-20 標(biāo)簽： 時(shí)鐘網(wǎng)絡(luò) 易靈思 1668 0

點(diǎn)擊查看更多