數(shù)字集成電路

數(shù)字集成電路簡介

　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（ULSI）電路。

　　數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設(shè)計和運行的，用于處理數(shù)字信號的集成電路。根據(jù)集成電路的定義，也可以將數(shù)字集成電路定義為：將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路、特大規(guī)模集成（ULSI）電路和巨大規(guī)模集成電路（GSI，Giga Scale Integration）。

　　小規(guī)模集成電路包含的門電路在10個以內(nèi)，或元器件數(shù)不超過10個；中規(guī)模集成電路包含的門電路在10～100個之間，或元器件數(shù)在100～1000個之間；大規(guī)模集成電路包含的門電路在100個以上，或元器件數(shù)在1，000～10， 000個之間；超大規(guī)模集成電路包含的門電路在1萬個以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門電路在10萬個以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進(jìn)步，集成電路的規(guī)模越來越大，簡單地以集成元件數(shù)目來劃分類型已經(jīng)沒有多大的意義了，目前暫時以“巨大規(guī)模集成電路”來統(tǒng)稱集成規(guī)模超過1億個元器件的集成電路。

數(shù)字集成電路百科

　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（ULSI）電路。

　　數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設(shè)計和運行的，用于處理數(shù)字信號的集成電路。根據(jù)集成電路的定義，也可以將數(shù)字集成電路定義為：將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路、特大規(guī)模集成（ULSI）電路和巨大規(guī)模集成電路（GSI，Giga Scale Integration）。

　　小規(guī)模集成電路包含的門電路在10個以內(nèi)，或元器件數(shù)不超過10個；中規(guī)模集成電路包含的門電路在10～100個之間，或元器件數(shù)在100～1000個之間；大規(guī)模集成電路包含的門電路在100個以上，或元器件數(shù)在1，000～10， 000個之間；超大規(guī)模集成電路包含的門電路在1萬個以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門電路在10萬個以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進(jìn)步，集成電路的規(guī)模越來越大，簡單地以集成元件數(shù)目來劃分類型已經(jīng)沒有多大的意義了，目前暫時以“巨大規(guī)模集成電路”來統(tǒng)稱集成規(guī)模超過1億個元器件的集成電路。

　　內(nèi)部設(shè)計

　　數(shù)字電路的組成：組合邏輯+寄存器（觸發(fā)器）。組合邏輯就是由基本門組成的函數(shù)，其輸出只會跟當(dāng)前的輸入有關(guān)，在上面的例子中，第一個圖就是組合邏輯，只完成邏輯運算；而時序電路除了包含基本門之外，還包含存儲元件用例保存過去的信息，時序電路的穩(wěn)態(tài)輸出不僅取決于當(dāng)前的輸入，還與過去的輸入所形成狀態(tài)有關(guān)。第二個圖就是時序電路，在完成邏輯運算的同時，還可以把處理結(jié)果暫存起來，用以下一次的運算。

　　從功能上來看，數(shù)字集成電路內(nèi)部可以分為數(shù)據(jù)通路（Data-path，也稱為數(shù)據(jù)路徑）和控制邏輯兩大部分。這兩大部分都是由大量的時序邏輯電路集成的，而且絕大部分都是同步的時序電路，因為時序電路被多個觸發(fā)器或寄存器分成若干節(jié)點，而這些觸發(fā)器在時鐘的控制下會按同樣的節(jié)拍來工作，可以簡化設(shè)計。在長期的設(shè)計過程中，已經(jīng)積累了很多標(biāo)準(zhǔn)的通用單元，比如選擇器（也叫多路器，可以從多個輸入數(shù)據(jù)中選一個輸出）、比較器（用于比較兩個數(shù)的大小）、加法器、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成（這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因）。這些單元按設(shè)計要求連接在一起，形成數(shù)據(jù)通路，待處理的數(shù)據(jù)從輸入端經(jīng)過這條通路到輸出端，便得到處理后的結(jié)果。同時，還需要由專門設(shè)計的控制邏輯，控制數(shù)據(jù)通路的各組成部件，按各自的功能要求和特定的時序關(guān)系和來配合工作。

　　數(shù)字集成電路必讀的幾本書

　　《數(shù)字集成電路——電路、系統(tǒng)與設(shè)計》

　　前端要學(xué)verilog和VHDL的教材

　　數(shù)字后端有《數(shù)字集成電路物理設(shè)計》

　　verilog一般用夏宇聞的教材，也有很多人說他寫的不好，但是硬件描述語言重在使用，死學(xué)無用，找本書作參考就好。用其它教材也一樣。

　　網(wǎng)上流傳的英文數(shù)字集成電路公開課，有興趣和能力可以去試試。

　　數(shù)字芯片設(shè)計入門

　　數(shù)字芯片的設(shè)計，可以這樣來分類。

　　第一類是Physical Design。我原先答案中所說的第一層和第二層就是這塊的內(nèi)容。

　　這塊內(nèi)容的特點是什么呢？簡而言之就是你要實際的去設(shè)計物理電路，直接面對silicon wafer這張畫布去布線走線，怎么走metal1 metal2 直至metal6甚至，如何在不同層間打via。擺放你的Transistor， 你的gate，乃至你的SRAM，ALU。

　　所以你要對從Transistor Level到Gate Level乃至更高層的知識很熟悉，物理上的特性要了解。從最基礎(chǔ)的Transistor的各種First Order Effect，Second Order Effect。到更高level的比如SRAM，DRAM怎么個構(gòu)造怎么個功能。

　　現(xiàn)代的數(shù)電技術(shù)必須要注重三個optimizing：area，delay，power consumption。一些工程上的經(jīng)驗，比如logical effort估算，就是怎么讓pathdelay最短。對各種leakage current的掌握才能做低能耗設(shè)計。

　　第二類是 ASIC RTL design了。

　　簡單的說就是寫Verilog或VHDL code，也有用SystemC的，然后用code來描述功能。這一步叫做RTL Design。

　　RTL改到功能對了后要用Tool來Synthesis，比如Synopsis的Design Compiler。Synthesis是什么呢，就是它會生成一個與你的code設(shè)計的電路等效的電路，但它的這個是優(yōu)化了的，你所有的冗余它會自動幫你修掉，你重復(fù)的路徑它會幫你刪掉。Synthesis完你的實際電路就出來了，你可以用GUI的Design Vision里面的功能來看這個電路。但是Synthesis是要依據(jù)一系列的rules來的，這個rules就是你要用一個tcl文件用tcl的語法寫出來給你的tool，你的tool在這些rules的限制下把你原先的電路optimize出來，這時候往往會有一個slack violate。什么叫slack violate呢？就是比如你設(shè)計了一個DDR，按你的rules里面要求它一個周期應(yīng)該在1.5ns內(nèi)，但你設(shè)計的不好，導(dǎo)致Design Compiler無論怎樣都沒法把最長的path縮到1.5ns內(nèi)，這時候你就violate了，就得改。直到改過為止。

　　Synthesis搞定后還有Post-syn，就是把Synthesis出來的等效優(yōu)化電路再重新跑一次，看看功能是不是仍然正確。否則改之。

　　最后再用軟件自動布線生成layout。

　　第三類是Verification，

　　Verification是在你的design最后流片前要做的驗證。這個非常重要，有些startup就是因為Verification沒搞好直接就破產(chǎn)了。要會這一類知識你要先有很好的軟件基礎(chǔ)，OOP比如C++，還有SystemVerilog，C 最好要會。然后去學(xué)Verification的知識，所謂OVM UVM。

　　通常一個design做出來后（就是上面的第二類全部完成后）會送去流片，但一個asic的流片往往要好幾周，甚至數(shù)月。對于公司的產(chǎn)品競爭來說，及時的推向市場是很關(guān)鍵的。于是我們就會先拿FPGA來做prototyping，把電路先燒到FPGA里面，當(dāng)然有的時候還需要一些peripherals的配合，這些都是要學(xué)的。

　　第四類叫Testing

　　Testing是板子出來后做的測試，里面又有validation等等?，F(xiàn)在多用的DFT技術(shù)，怎么生成test pattern，怎么ATPG都要去學(xué)。

　　第五類可以稱之為Architecture

　　什么是Architecture，比如：

　　Processor怎么設(shè)計？怎么從single cycle CPU變?yōu)?multcycle，最終進(jìn)化為pipeline，每一個stage怎么運轉(zhuǎn)的。

　　Memory體系怎么設(shè)計？Cache coherence，以及各種protocol，怎么在不同level的cache之間保證數(shù)據(jù)的正確。

　　現(xiàn)在處理器常用的Out of Order Execution，各種Tomasulo algorithm實現(xiàn)。

　　Branch Prediction： 簡言之就是處理器遇到IF了怎么判斷？各種Branch Predictor， 從簡單的基于history到TWO-LEVEL PREDICTORS，到COMBINING PREDICTORS

　　Multiprocessor技術(shù)。

　　等等。

　　Architecture最尖端的技術(shù)一直在Intel在AMD最核心的實驗室里。學(xué)校教的，哪怕是我們學(xué)校教的也不過是已經(jīng)廣為接受的設(shè)計。

　　草草地寫在這里，排版什么的就見諒了。

　　又想起來一條不知能不能算作數(shù)電設(shè)計，因為關(guān)系很密切就寫在這里吧。

　　這一類叫做fabrication。

　　臺灣的TSMC，IBM的foundry。TSMC的22nm（還是另外的？記不清了）的技術(shù)很頂尖。這些就是上面第二類說的，板子設(shè)計好了送去制作。

　　從最開始怎么做wafer，怎用silicon，用GaAs等melt做引子生長出來純度高的圓柱的單晶硅。以及怎么把你設(shè)計的layout圖里面的內(nèi)容一層層的蝕刻上去。等等。這里面其實又可以分很多類，涉及到很多NanoTechnology。

　　=================14年的答案====================

　　寫在前面：因為題主問的是“數(shù)字芯片設(shè)計“，所以我主要介紹VLSI方面的名錄。但實際上學(xué)VLSI的基本都會學(xué)一些compute architecture方面的東西（VLSI主要就是干這個的?。砸院笫裁磿r候有空再來補吧。

　　--------------------------------------------------------------------------------------------

　　入門： MOS VLSI Circuit Design，教材：CMOS Digital Integrated Circuits， S. –M. Kang and Y. Leblebici， Mc Graw Hill， 3 rd edition， 2003.

　　貌似國內(nèi)某網(wǎng)站可搜到中文翻譯版，《CMOS數(shù)字集成電路：分析與設(shè)計（第3版）2》

　　這一步只需要最基礎(chǔ)的模電數(shù)電知識以及基本的電路理論，然后

　　1.學(xué)會分析和設(shè)計基本的digital IC，知道怎么分析計算最基本的area， delay and power minimization。

　　2.學(xué)習(xí)從device level到 register level的搭建

　　3.學(xué)習(xí)MOS devices， logic cells， and critical interconnect and cell characteristics that determine the performance of VLSI circuits.

　　當(dāng)然學(xué)digital IC非常重要的一點就是要用EDA做設(shè)計和仿真，比如用synopsis的軟件，比如Cadence Virtuoso，從schematic設(shè)計到layout設(shè)計，再最后仿真分析。

　　第二層：VLSI System Design

　　這一步主要學(xué)的是

　　1.前面各種知識點前加advanced

　　2.各種optimization，包括area，power，delay三大方面，學(xué)習(xí)各種optimization的切入角度，實現(xiàn)方法。做到chip level design。

　　3.除此之外還要學(xué)習(xí)data path and memory design之類的東西，

　　4.到這一層你要開始學(xué)一門script language了，主流是perl。

　　CMOS VLSI Design A Circuits and Systems Perspective 4th Edition

　　搜了下貌似也有中文對應(yīng)的翻譯書《CMOS超大規(guī)模集成電路設(shè)計（第3版）》