怎樣綜合測試算法檢測診斷FinFET存儲器缺陷資料下載

同任何IP模塊一樣，存儲器必須接受測試。但與很多別的IP模塊不同，存儲器測試不是簡單的通過/失敗檢測。存儲器通常都設(shè)計(jì)了能夠用來應(yīng)對制程缺陷的冗余行列，從而使片上系統(tǒng)（SoC）良率提高到90%或更高。相應(yīng)地，由于知道缺陷是可以修復(fù)的，冗余性允許存儲器設(shè)計(jì)者將制程節(jié)點(diǎn)推向極限。測試過程已經(jīng)成為設(shè)計(jì)-制造過程越來越重要的補(bǔ)充。 存儲器測試始終要面臨一系列特有的問題?，F(xiàn)在，隨著FinFET存儲器的出現(xiàn)，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋： FinFET存儲器帶來的新的設(shè)計(jì)復(fù)雜性、缺陷覆蓋和良率挑戰(zhàn) 怎樣綜合測試算法以檢測和診斷FinFET存儲器具體缺陷 如何通過內(nèi)建自測試（BIST）基礎(chǔ)架構(gòu)與高效測試和維修能力的結(jié)合來幫助保證FinFET存儲器的高良率 雖然這份白皮書以FinFET工藝（制程）為重點(diǎn)，但其中很多挑戰(zhàn)并非針對特定制程。這里呈現(xiàn)的存儲器測試的新問題跟所有存儲器都有關(guān)，無論是Synopsys還是第三方IP供應(yīng)商提供的或是內(nèi)部設(shè)計(jì)的。 FinFET與平面工藝比較 英特爾首先使用了22nm FinFET工藝，其他主要代工廠則在14/16nm及以下相繼加入。自此，F(xiàn)inFET工藝的流行 性和重要性始終在增長。如圖1所示。 要理解FinFET架構(gòu)，設(shè)計(jì)人員首先應(yīng)與平面架構(gòu)進(jìn)行溝道對比，如圖2所示。左圖標(biāo)識平面晶體管。改為FinFET的制程相關(guān)的主要動機(jī)是制程工程師所謂的“短溝道效應(yīng)”和設(shè)計(jì)工程師所謂的“漏電”。當(dāng)柵極下面的溝道太短且太深以至于柵極無法正常地控制它時，即使在其“關(guān)閉”的情況下，其仍然會局部“打開”而有漏電電流流動，造成極高的靜態(tài)功率耗散。 中間這張圖指示的是FinFET。鰭片（灰色）較薄，柵極將它周圍完全裹住。鰭片穿過柵極的所有溝道部分充分受控，漏電很小。從工藝上說，這種溝道將載流子完全耗盡。這種架構(gòu)一般使用多個鰭片（兩個或三個），但未來工藝也可能使用更多鰭片。多鰭片的使用提供了比單鰭片更好的控制。 使用多鰭片突出了FinFET與平面架構(gòu)之間的重大差異。平面工藝使用晶體管寬度和長度尺寸的二維界面。而在FinFET中，鰭片大小是固定不變的，柵極厚度（其定義了溝道長度）也是固定不變的。改變FinFET的唯一參數(shù)是鰭片數(shù)量，而且必須是整數(shù)。比如：不可能有2？ （兩個半）鰭片。 圖2：平面架構(gòu)與FinFET架構(gòu)對比 FinFET降低了工作電壓，提高了晶體管效率，對靜態(tài)功耗（線性）和動態(tài)功耗（二次方）都有積極作用?？晒?jié)省高達(dá)50%的功耗。性能也更高——在0.7V上，性能（吞吐量）比平面工藝高37%。 FinFET復(fù)雜性帶來了制造困難 與平面工藝相比，F(xiàn)inFET的復(fù)雜性一般會導(dǎo)致更加昂貴的制造工藝，至少初期是這樣。隨著代工廠經(jīng)驗(yàn)不斷豐富和對工藝過程的控制越來越嫻熟，這些成本可能會下降，但就目前而言，放棄平面工藝的話會增加成本。 FinFET還存在熱挑戰(zhàn)。由于鰭片直立，晶片的基體（襯底）起不到散熱片的作用，這可能導(dǎo)致性能下降和老化。熱挑戰(zhàn)還會影響修復(fù)，因?yàn)樵谀承┣闆r下，存儲器不僅需要在生產(chǎn)測試中修復(fù)，以后還需要在現(xiàn)場修復(fù)。 在使該工藝投產(chǎn)、擴(kuò)大到量產(chǎn)等情況下，代工廠必須考慮這些挑戰(zhàn)。一般來說，代工廠還要負(fù)責(zé)存儲器位單元，需要對其做全面分析（通過模擬）和鑒定（通過運(yùn)行晶圓）。IP提供商，無論是存儲器、標(biāo)準(zhǔn)單元還是接口提供商，也要在構(gòu)建自己的布局的同時考慮這些問題。 SoC設(shè)計(jì)人員受到的影響不大，至少對于數(shù)字設(shè)計(jì)流程來說是這樣。一般來說，設(shè)計(jì)人員見到鰭片的次數(shù)絕不會比他們以往見到晶體管的次數(shù)更多，除非他們想在其布局與布線工具所使用的，采用金屬結(jié)構(gòu)進(jìn)行連接的標(biāo)準(zhǔn)單元內(nèi)部一探究竟。 STAR存儲器系統(tǒng) Synopsys生態(tài)系統(tǒng)（圖3）包括創(chuàng)建布局、完成提取、模擬等需要的所有工具。Synopsys內(nèi)部各IP小組能夠充分利用完整的Synopsys工具套件來設(shè)計(jì)、驗(yàn)證并測試Synopsys IP，包括存儲器在內(nèi)。 圖3：Synopsys工具套件 ?? Synopsys已經(jīng)從最底層起搭建了自己的專門知識。他們與所有不同的FinFET廠家均構(gòu)建了多個測試芯片：三星、TSMC、英特爾、GLOBALFOUNDRIES和UMC。截止2015年8月，Synopsys運(yùn)行過的FinFET測試芯片有50個以上。這些芯片均使用了被稱之為DesignWare？STAR存儲器系統(tǒng)？的Synopsys測試和修復(fù)解決方案，其中STAR表示自測試與修復(fù)。 自測試和修復(fù)曾經(jīng)在很多代工藝制程上使用過，不只是FinFET。通過不斷投入，Synopsys改善了STAR存儲器系統(tǒng)。圖4中，STAR存儲器系統(tǒng)用紫色方塊指示。它們包含STAR存儲器系統(tǒng)IP編譯器生成的RTL模塊以應(yīng)對各種存儲器：SRAM、雙端口、單端口、寄存器文件等。包裝器通過STAR存儲器系統(tǒng)處理器聯(lián)系在一起，這些處理器向整個系統(tǒng)的總管理器即STAR存儲器系統(tǒng)服務(wù)器報(bào)告，而服務(wù)器則轉(zhuǎn)而提供所有必要的調(diào)度和握手信號。外部接口則經(jīng)由JTAG測試訪問端口（TAP）控制器。 圖4：DesignWare STAR存儲器系統(tǒng)：針對制程優(yōu)化了的存儲器測試、修復(fù) & 診斷 ?? 每個STAR存儲器系統(tǒng)處理器的能力都足以處理芯片上的檢測、診斷和缺陷修復(fù)。連接和配置所有紫色方框可能比較耗時且容易出錯，所以STAR存儲器系統(tǒng)還實(shí)現(xiàn)了以下工作的自動化： 生成、插入和確認(rèn)配置 完成測試向量的生成 執(zhí)行故障分類 定位失效 糾錯（如果可能） Synopsys將所有這些自動化步驟映射在FinFET工藝上，以便處理與FinFET存儲器有關(guān)的新的分類和失效問題。 自2012年起，Synopsys就一直與產(chǎn)業(yè)生態(tài)系統(tǒng)中得以較早接觸制程參數(shù)的存儲器設(shè)計(jì)人員合作。在多個FinFET廠家的配合下，Synopsys分析了他們的位單元，也檢查、驗(yàn)證了他們的模型，創(chuàng)建測試芯片并在Synopsys內(nèi)部實(shí)驗(yàn)室中直接對硅芯片進(jìn)行了分析。這個過程讓Synopsys加深了對FinFET缺陷問題的認(rèn)識，使Synopsys可以優(yōu)化STAR存儲器系統(tǒng)來解決它們。 因此，如今STAR存儲器系統(tǒng)已被使用在多個方面： 工藝開發(fā)：利用STAR存儲器系統(tǒng)特征化描述和理解晶圓制造工藝 IP鑒定：特征化描述和鑒定存儲器IP本身 SoC設(shè)計(jì)：將STAR存儲器系統(tǒng)納入SoC設(shè)計(jì)分析中，包括生產(chǎn)測試和修復(fù) 管理現(xiàn)場可靠性和老化：處理FinFET工藝中固有的、與鰭片突出和底層熱隔離有關(guān)的熱問題。SoC壽命中出現(xiàn)的問題可能是小到軟性錯誤的小問題，它們可以通過糾錯代碼（ECC）自動糾正。但是高可靠性系統(tǒng)中的老化可能需要定期或在上電時使用STAR存儲器系統(tǒng)修復(fù)生產(chǎn)測試完成很久以后在現(xiàn)場出現(xiàn)的故障。 當(dāng)然，存儲器并非芯片上唯一需要測試的部分。還有邏輯模塊、接口IP模塊、模擬混合信號（AMS）模塊等（也需要測試）。Synopsys提供了一組能與STAR存儲器系統(tǒng)平滑整合的全面的測試和IP方案（圖5）。對于邏輯模塊，Synopsys提供的是DFTMAX？和TetraMax？。接口IP （如DDR、USB和PCIe）有自己的自測試引擎，但它們都能無縫地配合STAR層次化系統(tǒng)（Synopsys的系統(tǒng)級測試方案）一起工作。僅有針對單個模塊的解決方案是不夠的，SoC必須流暢地在頂層上工作。 圖5：Synopsys測試和良率解決方案：提高質(zhì)量、可靠性和良率 ?? 認(rèn)識FinFET存儲器故障和缺陷 理解如何測試和修復(fù)存儲器之前，設(shè)計(jì)人員需搞清楚存儲器失效的方式。比如，電阻性故障顯現(xiàn)出來的是邏輯上的性能問題，雖然邏輯通過了測試但無法全速工作。在存儲器中，電阻性故障可以表現(xiàn)為更加微妙的方式。這種故障可能只有在多次操作（一次寫入操作后接著幾次讀操作）之后才引起可檢測性的錯誤，而不是在更標(biāo)準(zhǔn)的一次操作（一次讀操作）后。 設(shè)計(jì)人員還必須通過研究布局確定哪些錯誤可能真正發(fā)生。在數(shù)字邏輯測試中，可以通過分析哪些金屬是相鄰的而且可能短路來大幅提高覆蓋率。在存儲器中通過分析信號線可能出現(xiàn)失效等問題所在位置的潛在電阻性短路亦可做到這點(diǎn)。這需要綜合研究布局和分析測試芯片，發(fā)現(xiàn)可能的故障。深度分析的需求是Synopsys在多家代工廠中運(yùn)行50多個FinFET測試芯片的理由之一。來自這些測試的信息用于改進(jìn)STAR存儲器系統(tǒng)。 圖6表明了FinFET工藝可能存在的幾種不同的缺陷類型。圖中每個晶體管只有一個鰭片，而實(shí)際上每個晶體管的鰭片通常不止一個。當(dāng)然，開路和短路都可能發(fā)生，但在FinFET中它們可能產(chǎn)生不同的表現(xiàn)：鰭片開路、柵極開路、鰭片粘連、柵極-鰭片短路等。每種情形都可能是硬開路或短路，也可能是電阻性的，其中高低不等的電阻值產(chǎn)生不同的表現(xiàn)。 圖6：潛在FinFET缺陷類型 ?? 分析布局后，設(shè)計(jì)人員必須研究拓?fù)浣Y(jié)構(gòu)，根據(jù)晶體管的物理結(jié)構(gòu)判斷故障是否真的會發(fā)生。 下一步對設(shè)計(jì)人員來說要從純晶體管上升一個層級。一個SRAM單元包含六個晶體管，所以要分析這個單元在內(nèi)部節(jié)點(diǎn)中的開路、可能發(fā)生的方式以及會產(chǎn)生什么結(jié)果。 下一個層次上的目標(biāo)是單元布局。比如，圖7表示六個晶體管SRAM單元中可能發(fā)生的所有可能的開路缺陷。第三，設(shè)計(jì)人員分析整個存儲器陣列的故障，如位線中的開路、字線之間的短路等等。最后，在模塊級上，整個存儲器，包括周圍的模塊（如地址解碼器）都需要檢驗(yàn)，就如同讀出放大器那樣。