基于多核DSP及H.264編碼模型并行化設(shè)計(jì)（x2644和TMS320C6678算法）

　　近年來，隨著圖像傳感器技術(shù)的發(fā)展，成像技術(shù)有了長(zhǎng)足的進(jìn)步。高分辨率成像技術(shù)以及高速圖像采集技術(shù)在工業(yè)控制、航天、安防等領(lǐng)域的需求量逐步增加，且該種技術(shù)導(dǎo)致大量圖像數(shù)據(jù)產(chǎn)生，對(duì)圖像的遠(yuǎn)距離實(shí)時(shí)傳輸帶來挑戰(zhàn)。為解決此問題，需對(duì)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)壓縮，去除時(shí)間冗余與空間冗余，然后再進(jìn)行傳輸。目前國(guó)際上已提出數(shù)十種圖像壓縮標(biāo)準(zhǔn)，如JPEG 、J PEG2000、M PEG.H.263.H.264 等。H.264標(biāo)準(zhǔn)是由國(guó)際電聯(lián)ITU-T 和國(guó)際標(biāo)準(zhǔn)化組織ISO 共同成立的聯(lián)合視頻編碼組JVT（Joint Video Team ）于2003 年提出的新一代視頻壓縮標(biāo)準(zhǔn)。相對(duì)于以前標(biāo)準(zhǔn)可以用更少的碼流實(shí)現(xiàn)相同質(zhì)量的視頻壓縮，如在相同視頻質(zhì)量下，相對(duì)于MPEG-2 可以節(jié)約64% 的碼流，比H.263+ 和MPEG-4 減少了50% 的碼流。H.264 優(yōu)異的編碼性能是建立在復(fù)雜的計(jì)算上的數(shù)據(jù)統(tǒng)計(jì)，其運(yùn)算量是H.263 標(biāo)準(zhǔn)的3 倍。為實(shí)現(xiàn)視頻數(shù)據(jù)的實(shí)時(shí)壓縮，巨大的計(jì)算量對(duì)處理器的要求勢(shì)必會(huì)更高，一般的處理器難以滿足實(shí)時(shí)要求，為實(shí)現(xiàn)實(shí)時(shí)編碼可采用多核DSP 或多片DSP 架構(gòu)對(duì)圖像數(shù)據(jù)進(jìn)行處理。劉以TI 公司的TMS320C6678 多核DSP為處理器，在H.264 的JM.X264、T264 3 種開源代碼中以X264 為基礎(chǔ)，實(shí)現(xiàn)H.264 編碼器的并行化。