使用FPGA實現(xiàn)HDMI顯示系統(tǒng)的設(shè)計論文免費下載

　　伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展，人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視，到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展，從模擬的AV端子，S-Video和VGA接口，到數(shù)字顯示的DVI接口，技術(shù)上經(jīng)歷了一個從模擬到數(shù)字，從并行到串行，從低速到高速的發(fā)展過程。

　　HDMT是最新的高清晰度多媒體接口，它的規(guī)范由Silicon Image等七家公司提出，具有帶寬大，尺寸小，傳輸距離長和支持正版保護等功能，符合當(dāng)今技術(shù)的發(fā)展潮流，一經(jīng)推出，就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一，并獲得了越來越廣泛的應(yīng)用。從上世紀(jì)80年代XILNX發(fā)明第一款FPGA芯片以來，F(xiàn)PGA就以其體系結(jié)構(gòu)和邏輯單元靈活，運算速度快，編程方便等優(yōu)點廣泛應(yīng)用與IC設(shè)計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。

　　本文利用ALTERA的一款高端 FPGA芯片EP2S180F1508C3為核心，配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬，數(shù)據(jù)量大的特點，使用了新型的DDR2SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計上，針對HDMT和DDR2的相關(guān)高速電路，采用了一系列的高速電路設(shè)計方法，有效的避免了信號的反射，串?dāng)_等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2SDRAM時序規(guī)范的深入研究的基礎(chǔ)上，在ALTERA的開發(fā)平臺QUARTUSIⅡ上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊，并仿真通過。

　　論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面：

　　1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。

　　2、論文搭建的整個系統(tǒng)相當(dāng)龐大，涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線，直至后期的編程仿真，花費了作者大量的時間和精力。

　　3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動顯示器件，區(qū)別于一般的ASIC方案。

　　4、論文對高速電路特別是的DDR2布局布線，采用了一系列的專門措施，具有一定的借鑒價值。