高速遙感衛(wèi)星信號接口技術(shù)的研究與實現(xiàn)

本文介紹了一種雙通道高速遙感衛(wèi)星信號接口技術(shù)的研究與實現(xiàn)。基于Onsemi 公
司的高速ECL 電平轉(zhuǎn)換相關(guān)芯片以及Altera 公司等效門數(shù)為25 萬門的高速FPGA
Cyclone 芯片，設(shè)計出具有實時信號處理能力的雙方向，多方案，多電平標準輸出的高速電平轉(zhuǎn)換器。通過對各種方案的集成實現(xiàn)了多種功能，滿足當(dāng)前和未來遙感衛(wèi)星信號獲取的要求。
隨著新型遙感衛(wèi)星技術(shù)的快速發(fā)展，在數(shù)據(jù)接收，快速處理和存檔等方面對記錄系統(tǒng)也
提出了更高的要求。特別是隨著遙感衛(wèi)星探測器技術(shù)的發(fā)展，越來越多的衛(wèi)星采用更高的下行碼速率，例如美國Quick Bird 下行碼速率高達320Mbps，印度IRS-P6 和歐空局Envisat-1衛(wèi)星的下行碼速率也分別達到了105Mbps 和100Mbps。如何快速，實時，正確的采集并處理遙感衛(wèi)星數(shù)據(jù)便成為地面接收系統(tǒng)的關(guān)鍵技術(shù)之一。[1]
近些年來，越來越多的遙感衛(wèi)星數(shù)據(jù)采集系統(tǒng)開始采用PC 機以及服務(wù)器PCI 總線等高
速總線作為接口，數(shù)十萬門級甚至逾百萬門級的高速可編程控制芯片，特別是FPGA 作為核心處理芯片的方案。如何將前端接收設(shè)備所采用的傳統(tǒng)的ECL（Emitter-Coupled Logic）射級耦合邏輯電平轉(zhuǎn)換為FPGA 所能兼容的I/O 標準電平，并將碼速率降低到FPGA 所兼容的I/O 接口頻率范圍內(nèi)便成為數(shù)據(jù)采集系統(tǒng)中的兩個難點。本文在對相關(guān)設(shè)備結(jié)構(gòu)分析的基礎(chǔ)上，提出了一種多方案，多用途的雙通道高速遙感衛(wèi)星信號電平轉(zhuǎn)換器設(shè)計。