資料介紹
??????? 在使用Flash 存儲數(shù)據(jù)時,有時需要對其設(shè)計讀寫控制邏輯。本文介紹了用VHDL 語言在CPLD內(nèi)部編程,實現(xiàn)對Flash 中數(shù)據(jù)的讀取控制的具體方法,并給出了時序仿真波形。根據(jù)需求進(jìn)行相應(yīng)的修改,該設(shè)計可以支持可多種數(shù)據(jù)輸出寬度,因而具有較好的靈活性。
關(guān)鍵詞:CPLD VHDL Flash 多種數(shù)據(jù)輸出寬度
????????本設(shè)計已實用于國家 863 計劃“可擴(kuò)展到T 比特的高性能IPv4/v6 路由器基礎(chǔ)平臺及實驗系統(tǒng)”項目中。其主要功能是對主控部分的FPGA 讀取Flash 進(jìn)行控制。
在本項目中,主控部分的FPGA 在重啟時需要從Flash 中下載初始化程序。當(dāng)下載完成
后,F(xiàn)PGA 仍會根據(jù)需要從Flash 相應(yīng)地址讀取數(shù)據(jù)。這就要求在FPGA 和Flash 之間有一
塊控制邏輯來控制對Flash 的讀取。本設(shè)計就是完成的對這塊控制邏輯的具體實現(xiàn)。
本文用 VHDL 語言在CPLD 內(nèi)部編程將其實現(xiàn)。本文第2 節(jié)給出用VHDL 語言在CPLD
內(nèi)部編程實現(xiàn)Flash 讀取的過程,第3 節(jié)對全文進(jìn)行概括總結(jié)。
關(guān)鍵詞:CPLD VHDL Flash 多種數(shù)據(jù)輸出寬度
????????本設(shè)計已實用于國家 863 計劃“可擴(kuò)展到T 比特的高性能IPv4/v6 路由器基礎(chǔ)平臺及實驗系統(tǒng)”項目中。其主要功能是對主控部分的FPGA 讀取Flash 進(jìn)行控制。
在本項目中,主控部分的FPGA 在重啟時需要從Flash 中下載初始化程序。當(dāng)下載完成
后,F(xiàn)PGA 仍會根據(jù)需要從Flash 相應(yīng)地址讀取數(shù)據(jù)。這就要求在FPGA 和Flash 之間有一
塊控制邏輯來控制對Flash 的讀取。本設(shè)計就是完成的對這塊控制邏輯的具體實現(xiàn)。
本文用 VHDL 語言在CPLD 內(nèi)部編程將其實現(xiàn)。本文第2 節(jié)給出用VHDL 語言在CPLD
內(nèi)部編程實現(xiàn)Flash 讀取的過程,第3 節(jié)對全文進(jìn)行概括總結(jié)。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 基于DSP+CPLD的低壓斷路器群組控制.pdf 4次下載
- c語言實現(xiàn)串口通信_MCU+CPLD/FPGA實現(xiàn)對GPIO擴(kuò)展與控制
- 綜合性CPLD/FPGA軟件Quartus 13.0下載 19次下載
- FX5在PLC實現(xiàn)讀取寫入的通訊監(jiān)控操作 4次下載
- 如何使用FPGA和CPLD實現(xiàn)FFT算法與仿真分析 19次下載
- 使用McBSP實現(xiàn)DSP與串行Flash的接口通訊 19次下載
- 如何使用CPLD實現(xiàn)端口的擴(kuò)展
- 如何使用CPLD實現(xiàn)Watchdog功能 13次下載
- CPLD和FPGA中雙向總線應(yīng)該如何實現(xiàn)詳細(xì)方法說明 15次下載
- 如何使用CPLD和Flas實現(xiàn)FPGA快速配置電路的設(shè)計 7次下載
- 基于CPLD的SGPIO總線實現(xiàn)及應(yīng)用 75次下載
- 基于IGBT的100kHz逆變電源控制的CPLD實現(xiàn) 39次下載
- CPLD 實現(xiàn)GPIB控制器的設(shè)計
- 基于CPLD的USB總線的隔離接口實現(xiàn)
- 基于CPLD 的步進(jìn)電機控制介紹
- PLC如何讀取伺服位置 925次閱讀
- 使用VHDL實現(xiàn)Flash讀寫控制器設(shè)計 842次閱讀
- 外置FLASH讀寫實驗 4514次閱讀
- 基于C#實現(xiàn)文本讀取的7種方式是什么 1579次閱讀
- I.MXRT FreeRTOS環(huán)境下擦寫外部Flash 1961次閱讀
- 采用VHDL語言在CPLD內(nèi)部編程實現(xiàn)Flash讀取控制設(shè)計 1370次閱讀
- 采用5管單元的SRAM結(jié)構(gòu)實現(xiàn)CPLD可編程電路的設(shè)計 1855次閱讀
- 采用CPLD技術(shù)實現(xiàn)PCI從設(shè)備接口的設(shè)計 1495次閱讀
- 以Flash控制器為核心的FPGA在線更新功能實現(xiàn)設(shè)計流程介紹 3157次閱讀
- 如何區(qū)分FPGA和CPLD? 6338次閱讀
- 基于CPLD的振蕩器實現(xiàn)設(shè)計應(yīng)用 1376次閱讀
- 基于fpga和cpld低頻/最小邏輯ADC實現(xiàn) 1255次閱讀
- AVR單片機讀寫CPLD程序?qū)嵗ˋTmega128程序案例) 8256次閱讀
- 基于FPGA 的SPI Flash 控制器設(shè)計及驗證 1.3w次閱讀
- 基于FPGA的SPI Flash控制器的設(shè)計方案 5963次閱讀
評論
查看更多