PCIe總線體系概述與基于FPGA的PCIe接口的實現(xiàn)

　　PCI Express（PCIe）是一種高性能互連協(xié)議，可應(yīng)用于網(wǎng)絡(luò)適配、圖形加速、服務(wù)器、大數(shù)據(jù)傳輸、嵌入式系統(tǒng)等領(lǐng)域。PCIe協(xié)議在軟件層上可兼容于PCI和PCI—X，但同時也有明顯的不同。在兩個設(shè)備間，其是一種基于數(shù)據(jù)包、串行、點對點的互連，因此所連接設(shè)備獨享通道帶寬。根據(jù)使用的版本號和通道數(shù)，其性能具有可擴(kuò)展性。對于PCIe 2.0，每條通道在每個方向上的數(shù)據(jù)傳輸速率是5.0 Gbit·s-1。從PCIe×1～PCIe×16，能滿足一定時間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。

　　Altera提供了兼容于PCIe 1.0和PCIe 2.0的解決方案，無論是作為根節(jié)點還是端點，都可以通過嵌入在FPGA內(nèi)部的可配置硬核IP模塊實現(xiàn)，而不占用可編程資源，這既節(jié)省了資源也提高了應(yīng)用的可靠性。Altera的IP編譯器可以提供×1，×2，×4，×8的通道接口。本文主要介紹采用Cyclone IV GX系列的FPGA來實現(xiàn)×4的PCIe接口所涉及的硬件電氣規(guī)范、協(xié)議規(guī)范等。

　　1 PCIe總線體系和Cyclone IV GX

　　1.1 PCIe總線體系概述

　　PCI Express是一種基于數(shù)據(jù)包、串行、點到點的高性能互連總線協(xié)議。其定義了一種分層的體系結(jié)構(gòu)，包括軟件層、處理層、數(shù)據(jù)鏈路層和物理層。其中軟件層是保持與PCI總線兼容的關(guān)鍵，PCIe采用與PCI和PCI—X相同的使用模型和讀寫通信模型。支持各種常見事物，如存儲器讀寫事物，IO讀寫事物和配置讀寫事物。而且由于地址空間模型沒有變化，所以現(xiàn)有的操作系統(tǒng)和驅(qū)動軟件無需進(jìn)行修改即可在PCIe系統(tǒng)上運行。此外PCIe還支持一種稱為消息事物的新事物類型。這是由于PCIe協(xié)議在取消了許多邊帶信號的情況下，需要有替代的方法來通知主機(jī)系統(tǒng)對設(shè)備中斷，電源管理，熱插拔支持等進(jìn)行服務(wù)。

　　1.2 Altera Cyclone IV GX系列FPGA

　　Cyclone IV GX FPGA采用Altera成熟的GX收發(fā)器技術(shù)，具有出眾的抖動性能和優(yōu)異的信號完整性。利用靈活的收發(fā)器時鐘體系結(jié)構(gòu)，可充分利用收發(fā)器所有可用資源，實現(xiàn)多種協(xié)議。Cyclone IV GX FPGA為根端口和端點配置的PCI Express×1、×2和×4提供唯一的硬核知識產(chǎn)權(quán)（IP）模塊。因此不用再接入其他專用的PCIe協(xié)議芯片，即可實現(xiàn)端到端的高速數(shù)據(jù)傳輸。

　　Cyclone IV系列的FPGA還支持一系列外部存儲器，包括DDR2 SDRAM，DDR SDRAM，QDR SDRAM。Altera可提供速度最快、效率最高、最低延遲的存儲器控制器，使得FPGA可以接入現(xiàn)有的更高速的存儲器件。專用的DQS和DQ引腳在芯片級的布線上進(jìn)行優(yōu)化以減少抖動和增大余量上，且固定在芯片四周的特定位置。高速外部存儲器在眾多應(yīng)用中是重要的系統(tǒng)組成部分，如視頻圖像處理，數(shù)據(jù)通信與存儲，以及DMA等。