《Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了Altera FPGA/CPLD的設(shè)計(jì)、優(yōu)化技巧。在討論FPGA/CPLD設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了Altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者

PMP10624 是一款同步 4 開(kāi)關(guān)升壓轉(zhuǎn)換器，其將 LM5175 控制器用于 USB type C 應(yīng)用。利用跳線或漏極開(kāi)路控制開(kāi)關(guān)可在 3 A 時(shí)選擇 5 V、9 V 或 12 V 的輸出電壓。LM5175 平均電流環(huán)路設(shè)置最大輸出電流為 4A。

PMP10543 參考設(shè)計(jì)是一個(gè)低厚度、四路輸出隔離型反激式電源，適合于工業(yè)應(yīng)用。該電源包含一個(gè)同步降壓穩(wěn)壓器 LM5017 和一個(gè)低厚度 (6mm) 變壓器。它可生成四種隔離式輸出：±5V 和 ±12V，電流均為 75mA。LM5017 是一個(gè)寬輸入電壓為 100V 的 600mA 同步降壓穩(wěn)壓器。此設(shè)計(jì)具有 20V 到 32V 的輸入電壓范圍，因而適用于 24V 輸

Quartus II Fitter 也稱作PowerFit  Fitter，執(zhí)行布局布線功能，在Quartus II軟件中是指“fitting( 適配)”。Fitter 使用由Analysis & Synthesis 建立的數(shù)據(jù)庫(kù)，將工程的邏輯和時(shí)序要求與器件

全面地介紹了VHDL硬件描述語(yǔ)言的基本知識(shí)和利用VHDL進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。全書(shū)共分13章：第1－6

FPGA在復(fù)雜邏輯電路以及數(shù)字信號(hào)處理領(lǐng)域中扮演者越來(lái)越重要的角色，SOC片上系統(tǒng)以其低功耗，高性能，低成本，高可靠性等優(yōu)點(diǎn)成為嵌入式系統(tǒng)的發(fā)展趨勢(shì)。作為一個(gè)簡(jiǎn)明的教

之前也一直在做關(guān)于Xilinx FPGA各個(gè)方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的玩轉(zhuǎn)FPGA：iPad2，賽靈思開(kāi)發(fā)板等你拿，

verilog教程目錄 譯者序 前言第1章   簡(jiǎn)介 11.1   什么是Verilog HDL？ 11.2   歷史 11.3   主要能力 1第2章   HDL指南 4

2008年，我參加了幾次可編程器件供應(yīng)商舉辦的技術(shù)研討會(huì)，讓我留下深刻印象的是參加這些研討會(huì)的工程師人數(shù)之多，簡(jiǎn)直可以用爆滿來(lái)形容，很多工程師聚精會(huì)神地全天聽(tīng)講，很少出

　　隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫(huà)原理圖連線等工作解脫開(kāi)來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)

第1章　緒論 1.1　關(guān)于EDA 1.2　關(guān)于VHDL 1.3　關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法 1.4　關(guān)于應(yīng)用 VHDL的 EDA過(guò)程 1.5　關(guān)于在系統(tǒng)編程技術(shù) 1.6　關(guān)于FPGA／CPLD的優(yōu)勢(shì) 1.7　

摘要：在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的

在發(fā)展微細(xì)加工的基礎(chǔ)上，開(kāi)發(fā)超高速，超高集成度的電路路,快速全面地利用已達(dá)到的或已成熟的工藝技術(shù)、設(shè)計(jì)技術(shù)、封裝技術(shù)、和測(cè)試技術(shù)等發(fā)展各種專(zhuān)用集成電路（ASIC）

FPGA最小系統(tǒng)是可以使FPGA正常工作的最簡(jiǎn)單的系統(tǒng)。它的外圍電路盡量最少，只包括FPGA必要的控制電路。 一般所說(shuō)的FPGA的最小系統(tǒng)主要包括：FPGA芯片、下載電路、外部時(shí)鐘、復(fù)位電路和電源。如果需要使用NIOS II軟嵌入式處理器還要包括：SDRAM和FLASH。一般

Xilinx ISE Design Suite 12.4 現(xiàn)在將更好地幫助您全面提升和改進(jìn)設(shè)計(jì)。 Spartan-6 FPGA 將靜態(tài)功耗削減 30%，性能提升 12% AMBA 4 AXI4 工具和 IP 支持現(xiàn)已開(kāi)始投產(chǎn)，可滿足即插即用

《Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了Altera FPGA/CPLD的設(shè)計(jì)、優(yōu)化技巧。在討論FPGA/CPLD設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了Altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者

PMP10624 是一款同步 4 開(kāi)關(guān)升壓轉(zhuǎn)換器，其將 LM5175 控制器用于 USB type C 應(yīng)用。利用跳線或漏極開(kāi)路控制開(kāi)關(guān)可在 3 A 時(shí)選擇 5 V、9 V 或 12 V 的輸出電壓。LM5175 平均電流環(huán)路設(shè)置最大輸出電流為 4A。

PMP10543 參考設(shè)計(jì)是一個(gè)低厚度、四路輸出隔離型反激式電源，適合于工業(yè)應(yīng)用。該電源包含一個(gè)同步降壓穩(wěn)壓器 LM5017 和一個(gè)低厚度 (6mm) 變壓器。它可生成四種隔離式輸出：±5V 和 ±12V，電流均為 75mA。LM5017 是一個(gè)寬輸入電壓為 100V 的 600mA 同步降壓穩(wěn)壓器。此設(shè)計(jì)具有 20V 到 32V 的輸入電壓范圍，因而適用于 24V 輸

Quartus II Fitter 也稱作PowerFit  Fitter，執(zhí)行布局布線功能，在Quartus II軟件中是指“fitting( 適配)”。Fitter 使用由Analysis & Synthesis 建立的數(shù)據(jù)庫(kù)，將工程的邏輯和時(shí)序要求與器件

全面地介紹了VHDL硬件描述語(yǔ)言的基本知識(shí)和利用VHDL進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。全書(shū)共分13章：第1－6

FPGA在復(fù)雜邏輯電路以及數(shù)字信號(hào)處理領(lǐng)域中扮演者越來(lái)越重要的角色，SOC片上系統(tǒng)以其低功耗，高性能，低成本，高可靠性等優(yōu)點(diǎn)成為嵌入式系統(tǒng)的發(fā)展趨勢(shì)。作為一個(gè)簡(jiǎn)明的教

之前也一直在做關(guān)于Xilinx FPGA各個(gè)方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的玩轉(zhuǎn)FPGA：iPad2，賽靈思開(kāi)發(fā)板等你拿，

verilog教程目錄 譯者序 前言第1章   簡(jiǎn)介 11.1   什么是Verilog HDL？ 11.2   歷史 11.3   主要能力 1第2章   HDL指南 4

2008年，我參加了幾次可編程器件供應(yīng)商舉辦的技術(shù)研討會(huì)，讓我留下深刻印象的是參加這些研討會(huì)的工程師人數(shù)之多，簡(jiǎn)直可以用爆滿來(lái)形容，很多工程師聚精會(huì)神地全天聽(tīng)講，很少出

　　隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫(huà)原理圖連線等工作解脫開(kāi)來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)

第1章　緒論 1.1　關(guān)于EDA 1.2　關(guān)于VHDL 1.3　關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法 1.4　關(guān)于應(yīng)用 VHDL的 EDA過(guò)程 1.5　關(guān)于在系統(tǒng)編程技術(shù) 1.6　關(guān)于FPGA／CPLD的優(yōu)勢(shì) 1.7　

摘要：在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的

在發(fā)展微細(xì)加工的基礎(chǔ)上，開(kāi)發(fā)超高速，超高集成度的電路路,快速全面地利用已達(dá)到的或已成熟的工藝技術(shù)、設(shè)計(jì)技術(shù)、封裝技術(shù)、和測(cè)試技術(shù)等發(fā)展各種專(zhuān)用集成電路（ASIC）

FPGA最小系統(tǒng)是可以使FPGA正常工作的最簡(jiǎn)單的系統(tǒng)。它的外圍電路盡量最少，只包括FPGA必要的控制電路。 一般所說(shuō)的FPGA的最小系統(tǒng)主要包括：FPGA芯片、下載電路、外部時(shí)鐘、復(fù)位電路和電源。如果需要使用NIOS II軟嵌入式處理器還要包括：SDRAM和FLASH。一般

Xilinx ISE Design Suite 12.4 現(xiàn)在將更好地幫助您全面提升和改進(jìn)設(shè)計(jì)。 Spartan-6 FPGA 將靜態(tài)功耗削減 30%，性能提升 12% AMBA 4 AXI4 工具和 IP 支持現(xiàn)已開(kāi)始投產(chǎn)，可滿足即插即用