74HC193-Q100;74HCT193-Q100二進(jìn)制加減計(jì)數(shù)器規(guī)格書

74HC193-Q100;74HCT193-Q100 是一款 4 位同步二進(jìn)制上/下計(jì)數(shù)器。分開 分別具有 CPU 和 CPD 的上/下時(shí)鐘，簡(jiǎn)化了操作。輸出更改狀態(tài) 與任一時(shí)鐘輸入的低電平到高電平轉(zhuǎn)換同步。如果 CPU 時(shí)鐘是脈沖的 當(dāng) CPD 保持高電平時(shí)，設(shè)備計(jì)數(shù)。如果 CPD 時(shí)鐘在 CPU 保持狀態(tài)時(shí)發(fā)出脈沖 HIGH，設(shè)備倒計(jì)時(shí)。任何時(shí)候只有一個(gè)時(shí)鐘輸入可以保持高電平，以保證 可預(yù)測(cè)的行為。設(shè)備可以隨時(shí)通過異步主復(fù)位清除 輸入 （MR）。也可以通過激活異步并行負(fù)載輸入 （PL） 來并行加載。 端子計(jì)數(shù) （TCU） 和端子計(jì)數(shù) （TCD） 輸出通常為高電平。什么時(shí)候 電路已達(dá)到最大計(jì)數(shù)狀態(tài) 15，即 CPU 的下一個(gè) HIGH-to-LOW 轉(zhuǎn)換 導(dǎo)致 TCU 變低。TCU 保持低電平，直到 CPU 再次變?yōu)楦唠娖?，從而?fù)制計(jì)數(shù) 時(shí)鐘。同樣，當(dāng)電路處于零狀態(tài)且 CPD 變?yōu)榈碗娖綍r(shí)，TCD 輸出變?yōu)榈碗娖?低。終端計(jì)數(shù)輸出復(fù)制時(shí)鐘波形，可用作時(shí)鐘輸入 信號(hào)到多級(jí)計(jì)數(shù)器中的下一個(gè)高階電路。多級(jí)計(jì)數(shù)器不完全 同步，因?yàn)槊總€(gè)添加的階段都會(huì)添加輕微的延遲時(shí)間差。這 計(jì)數(shù)器可以由電路的異步并聯(lián)負(fù)載能力預(yù)設(shè)。有關(guān) 并行數(shù)據(jù)輸入（D0 至 D3）加載到計(jì)數(shù)器中。此信息顯示在輸出上 （Q0 至 Q3）與并聯(lián)負(fù)載 （PL） 輸入為低電平時(shí)的時(shí)鐘輸入條件無(wú)關(guān)。 主復(fù)位 （MR） 輸入端的高電平禁用并聯(lián)負(fù)載門。它覆蓋了兩個(gè)時(shí)鐘 輸入并將所有輸出（Q0 至 Q3）設(shè)置為低電平。如果其中一個(gè)時(shí)鐘輸入在 復(fù)位或加載操作時(shí)，該時(shí)鐘的下一個(gè)低電平到高電平轉(zhuǎn)換被解釋為合法 信號(hào)，它被計(jì)算在內(nèi)。輸入包括箝位二極管，支持使用限流電阻 將輸入連接到超過 VCC 的電壓。 本產(chǎn)品已通過汽車電子委員會(huì) （AEC） 標(biāo)準(zhǔn) Q100 認(rèn)證 （1級(jí)），適用于汽車應(yīng)用。