帶有Cortex M0的定制微控制器

描述

定制ASIC快速開發(fā)

Efabless 平臺為您提供了從想法到手頭零件的選擇。一種方法是向 Efabless 社區(qū)提交定制 SoC 設(shè)計的請求，并讓專家完成基礎(chǔ)工作以實(shí)現(xiàn)您的設(shè)計。另一種方法是利用 Efabless 在線工具自己處理一些設(shè)計過程，并讓 Efabless 從您離開的地方繼續(xù)完成工作。這兩種方法都從選擇設(shè)計模板開始，Efabless 有許多模板可供您根據(jù)應(yīng)用程序的需求使用。

從構(gòu)思到流片的一般過程如下所示：

通過測試臺和仿真驗證基礎(chǔ)設(shè)計

• 根據(jù)您的應(yīng)用選擇 SoC 設(shè)計模板
• 使用預(yù)集成 IP 庫配置 SoC
• 根據(jù)配置創(chuàng)建工程并生成頂層設(shè)計
• 完成物理設(shè)計、流片、封裝和測試
• 可選——修改和重新驗證設(shè)計以添加自定義邏輯、驗證等。
• 可選 — 使用評估板或 FPGA 對您的解決方案進(jìn)行原型設(shè)計

Efabless SoC 模板適用于多個平臺。

在本文的其余部分，我們將使用基于 Arm Cortex M0 處理器的Raptor 模板，并完成上述前兩個步驟。在以后的文章中，我們將介紹剩余的步驟。單擊模板將為您提供有關(guān) SoC 的更多詳細(xì)信息，例如其工藝技術(shù)、許可費(fèi)用、成熟度詳細(xì)信息和任何依賴項。

?

?

單擊配置按鈕將啟動 模板自定義和 SoC 請求過程。 整個流程需要捕獲有關(guān)您的設(shè)計的一些一般信息、定制您的 SoC 內(nèi)核和內(nèi)存、從預(yù)集成的 IP 中選擇外設(shè)、配置 I/O 和部件的封裝，然后配置系統(tǒng)的電源設(shè)置。

?

?

從一開始，設(shè)計模板就會向您顯示許可成本估算、每個部件成本估算、物理裸片尺寸和設(shè)計的 I/O 數(shù)量。我們將填寫如下所示的表格，然后單擊下一步。

?

?

該過程的這一階段向您展示了設(shè)計的框圖，通過簡單的下拉框，您可以快速選擇 SoC CPU 內(nèi)核、內(nèi)存配置和系統(tǒng)時鐘參數(shù)。您會注意到，當(dāng)您做出選擇時，顯示許可、零件成本和芯片面積的面板會自動更新。

?

?

接下來，模板允許您從預(yù)先選擇的經(jīng)過驗證的 IP 列表中選擇您的 SoC 外設(shè)。在系統(tǒng)總線 (AHB) 上，您最多可以添加 8 個與 CPU 內(nèi)核緊密耦合的外圍設(shè)備。

?

?

在外圍總線 (APB) 上，您可以添加多達(dá) 32 個通用外圍設(shè)備，例如定時器、串行通信接口、比較器、模數(shù)或數(shù)模轉(zhuǎn)換器等。

?

?

選擇 CPU、內(nèi)存和外圍設(shè)備后，下一部分將為您提供配置系統(tǒng) I/O 的選項。此外，您可以選擇滿足系統(tǒng) I/O 和引腳要求的封裝格式。該模板將提醒您需要進(jìn)行的任何特定配置，例如選擇具有足夠引腳的封裝以滿足您設(shè)計的 I/O 要求。

?

?

該過程的下一階段為您提供功率估算計算器。首先根據(jù)您之前選擇的源時鐘選擇工作頻率。然后，您可以將每個外設(shè)配置為在最多 5 種運(yùn)行模式下處于活動狀態(tài)或非活動狀態(tài)。通過指定您希望應(yīng)用程序在每種模式下運(yùn)行的時間百分比，您可以獲得總功耗的加權(quán)平均估計值。從這里，您可以返回并探索各種選項或外圍設(shè)備、內(nèi)存或時鐘速度，以找到最佳配置。

?

?

?

?

完成這些步驟后，您會看到您選擇的摘要。如果您對事情的外觀感到滿意，請保存您的配置并繼續(xù)該過程的下一部分。如果您是 Efabless 平臺的新手，您需要注冊才能保存您的配置并繼續(xù)下一步。對于接下來的步驟，您有以下選擇：

• 將 SoC 配置提交給 Efabless 社區(qū)以完成
• 創(chuàng)建一個項目，您將在其中根據(jù)您的配置自動生成設(shè)計，并使用 Efabless 平臺提供的設(shè)計流程完成。

為什么要定制 ASIC？

我們現(xiàn)在處于一個激動人心的時刻，定制 SoC 的實(shí)現(xiàn)對于小公司或小批量項目來說具有成本效益和負(fù)擔(dān)得起。那些不熟悉定制芯片設(shè)計的人可能會發(fā)現(xiàn)離開現(xiàn)成組件的世界令人生畏，但好處比比皆是，而且觸手可及。在這篇簡短的文章中，我們將幫助您了解通過 Efabless SoC 設(shè)計模板創(chuàng)建基于 Arm 的定制 SoC 的好處，并向您展示 Efabless 平臺和社區(qū)如何使該過程變得簡單、快速且經(jīng)濟(jì)實(shí)惠。

如果您使用現(xiàn)成的組件開發(fā)了電子產(chǎn)品，您就會熟悉從原型到分銷過程中遇到的眾多痛點(diǎn)。創(chuàng)建定制 SoC 的過程緩解了許多痛點(diǎn)，包括：

• 控制供應(yīng)鏈中最關(guān)鍵的部分
• 簡化零件采購并降低 BOM 復(fù)雜性為您節(jié)省資金
• 降低功耗和產(chǎn)品占用空間，為您的產(chǎn)品差異化功能提供更多空間。
• 保護(hù)您的知識產(chǎn)權(quán)并保護(hù)您的競爭優(yōu)勢免受模仿

導(dǎo)致公司拒絕創(chuàng)建定制 SoC 的兩個最常見的誤解是成本和復(fù)雜性。Arm，通過其DesignStartTM 程序在消除這些誤解方面做得很好。他們幫助許多小公司減少了開發(fā) Cortex M0 和 M3 設(shè)計的挑戰(zhàn)和許可成本。DesignStart 為訪問 SoC 設(shè)計所需的處理器和子系統(tǒng) IP 提供了一個很好的起點(diǎn)。然而，Efabless 構(gòu)建并補(bǔ)充了 DesignStart，它不僅提供完整的 SoC 實(shí)施所需的一整套模擬和數(shù)字 IP，而且還提供工具和資源來幫助您完成每一步，直到您擁有定制部件。Efabless 為您提供了使用通過我們的平臺提供的工具和資源自行開發(fā) SoC 的選項，或者通過可提供低至 70,000 美元手頭樣品的交鑰匙設(shè)計服務(wù)。

根據(jù)您選擇的路徑，Efabless 平臺可以幫助您：

• 發(fā)現(xiàn)和選擇經(jīng)過審查、可靠且經(jīng)過驗證的 IP
• 將現(xiàn)成的和您的定制 IP 模塊集成到您的設(shè)計中
• 用于仿真、驗證和綜合您的設(shè)計的在線工具
• 通過流片、生產(chǎn)和包裝提供指導(dǎo)的制造服務(wù)

設(shè)計定制 SoC 并不像您想象的那么昂貴或復(fù)雜。Efabless 平臺上提供的成熟工藝技術(shù)支持低功耗的混合信號設(shè)計，而成本只是其一小部分。在我們的市場上很容易找到開源和免版稅的 IP ，我們與 Arm 和成熟的代工廠的牢固關(guān)系使您可以插入 Arm Cortex 處理器、插入模擬和數(shù)字 IP、填寫您的產(chǎn)品差異化 IP 并擁有最初的零件在短短 20 周內(nèi)從晶圓廠返回。除了價格低廉之外，定制 SoC 還可降低 80-90% 的成本和最多 80% 的時間。

Efabless 設(shè)計模板和開源技術(shù)是這一價值產(chǎn)品的核心。與 Arm DesignStart 計劃相比，我們現(xiàn)在將向您展示 Efabless 如何為您提供更輕松、更快、更實(shí)惠的設(shè)計交付途徑。

概括

為您的應(yīng)用設(shè)計定制 SoC 比以往任何時候都更容易、更便宜。對于各種規(guī)模的公司，即使是小批量的公司，創(chuàng)建 SoC 的好處比比皆是，而且圍繞該過程的常見誤解可以很快被消除。Arm 和 DesignStart 程序降低了使用 Arm Cortex M0 和 M3 處理器進(jìn)行設(shè)計的難度和成本，盡管必須完成一些工作才能獲得物理部件。Efabless 工具平臺和專家社區(qū)為定制 SoC 創(chuàng)建提供了一個簡單、快速且經(jīng)濟(jì)實(shí)惠的綜合解決方案。通過使用 Efabless 設(shè)計模板，公司可以提交交鑰匙服務(wù)請求，以低至 7 萬美元的價格實(shí)現(xiàn)定制零件，或利用平臺提供的設(shè)計工具和制造服務(wù)自行完成設(shè)計。在后續(xù)文章中，我們將從此處停止的地方繼續(xù)，并向您展示 Efabless 設(shè)計流程將如何允許您根據(jù)您的 SoC 配置創(chuàng)建項目。現(xiàn)在，看看 Efabless ArmCortex-M0 SoC 設(shè)計模板。